陣列基板及制作方法
【專利摘要】本發明提供一種陣列基板及制作方法，該陣列基板包括：一玻璃基板；柵電極，其設置于該玻璃基板上；第一絕緣層，其沉積于該玻璃基板以及柵電極上；半導體層，其設置于該第一絕緣層上并位于柵電極上方；平坦層，其設置于第一絕緣層上；源極和漏極，該源極和漏極均設置于平坦層以及半導體層上；像素電極層，其設置于平坦層以及該漏極上；第二絕緣層，其設置于平坦層、半導體層、源極以及漏極上。本發明具有避免在開孔處形成氣泡、提高開口率的有益效果，并且該平坦層還增大了源極、漏極與柵電極之間的距離，可以提高抗靜電能力。
【專利說明】
陣列基板及制作方法
技術領域
[0001]本發明涉及液晶顯示領域，特別是涉及一種陣列基板及制作方法。
【背景技術】
[0002]目前LCD顯示器制造中，多采用接觸孔的方式導通像素電極層與漏極金屬層，接觸孔的方式容易帶來以下問題:為保證一定的接觸性接觸孔較大從而降低了開口率，地形上形成坑狀容易形成氣泡等。
[0003]現有技術存在缺陷，急需改進。
【發明內容】
[0004]本發明的目的在于提供一種陣列基板及制作方法；以解決現有技術中陣列基板的開口率低的技術問題。
[0005]為解決上述問題，本發明提供的技術方案如下:
[0006]本發明實施例提供一種陣列基板，包括:
[0007]一玻璃基板；
[0008]柵電極，其設置于該玻璃基板上；
[0009]第一絕緣層，其沉積于該玻璃基板以及柵電極上；
[0010]半導體層，其設置于該第一絕緣層上并位于柵電極上方；
[0011 ]平坦層，其設置于第一絕緣層上；
[0012]源極，該源極設置于平坦層以及半導體層上；
[0013]漏極，該漏極設置于平坦層以及半導體層上；
[0014]像素電極層，其設置于平坦層以及該漏極上；
[0015]第二絕緣層，其設置于平坦層、半導體層、源極以及漏極上。
[0016]在本發明所述的陣列基板中，所述半導體層包括:
[0017]非晶硅層，其沉積于所述第一絕緣層上；
[0018]摻雜半導體層，其設置于所述非晶硅層上。
[0019]在本發明所述的陣列基板中，所述第一絕緣層采用氮化硅和/或二氧化硅。
[0020]在本發明所述的陣列基板中，所述第二絕緣層采用氮化硅和/或二氧化硅。
[0021 ]在本發明所述的陣列基板中，所述平坦層采用納米粉末狀材料或液態絕緣材料采用3D打印形成。
[0022]在本發明所述的陣列基板中，所述漏極的遠離源極一側的側壁面朝向源極的方向傾斜，該像素電極層將該側壁面覆蓋。
[0023]本發明還提供了一種陣列基板的制作方法，包括以下步驟:
[0024]在玻璃基板上設置柵電極；
[0025]在玻璃基板以及柵電極上沉積第一絕緣層；
[0026]在第一絕緣層上沉積半導體層，該半導體層位于柵電極上方；
[0027]在第一絕緣層上設置平坦層；
[0028]在平坦層以及半導體層上設置源極；
[0029]在平坦層以及半導體層上設置漏極；
[0030]在平坦層以及該漏極上設置像素電極層；
[0031]在平坦層、半導體層、源極以及漏極上沉積第二絕緣層。
[0032]在本發明所述的陣列基板的制作方法中，所述平坦層采用納米粉末狀材料或液態絕緣材料采用3D打印形成。
[0033]在本發明所述的陣列基板的制作方法中，所述漏極的遠離源極一側的側壁面朝向源極的方向傾斜，該像素電極層將該側壁面覆蓋。
[0034]在本發明所述的陣列基板的制作方法中，所述第一絕緣層以及第二絕緣層均采用氮化硅和/或二氧化硅。
[0035]相對于現有技術，本發明提供的陣列基板通過在第一絕緣層上設置平坦層，然后將源極以及漏極設置在該平坦層以及半導體層上，無需設置源極過孔以及漏極過孔即可實現源極、漏極與半導體層的電連接，并且直接將像素電極層設置于平坦層以及該漏極上，無需設置過孔即可實現漏極與像素電極層的電連接，具有避免在開孔處形成氣泡、提高開口率的有益效果，并且該平坦層還增大了源極、漏極與柵電極之間的距離，可以提高抗靜電能力。
【附圖說明】
[0036]圖1為本發明一優選實施例中的陣列基板的結構示意圖；
[0037]圖2為本發明一優選實施例中陣列基板的制作方法的流程圖。
【具體實施方式】
[0038]以下各實施例的說明是參考附加的圖式，用以例示本發明可用以實施的特定實施例。本發明所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內」、「外」、「側面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發明，而非用以限制本發明。
[0039]在圖中，結構相似的單元是以相同標號表示。
[0040]請參照圖1，圖1為本發明的陣列基板的優選實施例的結構示意圖。本優選實施例的一種陣列基板，包括:玻璃基板10、柵電極20、第一絕緣層30、半導體層40、平坦層50、源極70、漏極60、像素電極層80以及第二絕緣層90。
[0041]其中，該柵電極20設置于該玻璃基板10上，形成該柵電極20時，先采用物理氣象沉淀法在玻璃基板10上沉積形成柵電極層，然后對該柵電極層進行圖像化處理，從而形成該柵電極20。
[0042]該第一絕緣層30沉積于該玻璃基板10以及柵電極20上，該第一絕緣層30用于將柵電極20以及半導體層40絕緣開，其可以采用氮化硅、氧化硅等無機絕緣材料;該第一絕緣層30采用化學氣象沉淀法沉積于該玻璃基板10以及該柵電極20上。
[0043]該半導體層40設置于該第一絕緣層30上并位于柵電極20上方，其包括沉積于第一絕緣層30上的非晶硅層以及設置于該非晶硅層上的摻雜半導體層40。制作該半導體層40時，先采用氣象沉淀法在第一絕緣層30上沉積一層非晶硅，然后對該一層非晶硅進行圖像化處理形成位于底部的非晶硅層41以及位于非晶硅層41上的第一接觸部以及第二接觸部，并對該第一接觸部以及第二接觸部進行摻雜，以形成摻雜半導體層42。該摻雜半導體層42用于將源極70以及漏極60分別與非晶硅層41電連接。
[0044]該平坦層50設置于第一絕緣層30上，其可以采用氮化硅、氧化硅等無機絕緣材料，也可以采用有機絕緣材料。該平坦層50采用化學氣象沉淀法沉積于該第一絕緣層30上。該平坦層50采用納米粉末狀材料或液態絕緣材料采用3D打印形成。
[0045]該平坦層50與該第一接觸部以及第二接觸部的遠離該非晶硅層41的一端的端面齊平，便于后續的源極70以及漏極60的形成。
[0046]該源極70和漏極60均設置于平坦層50以及半導體層40上，具體地，該源極70設置于該第一接觸部以及平坦層50上，該漏極60設置于該第二接觸部以及該平坦層50上。
[0047]該像素電極層80設置于平坦層50以及該漏極60上，其上形成有像素電極。優選地，漏極60的遠離源極70—側的側壁面朝向源極70的方向傾斜，該像素電極層80將該側壁面覆蓋并覆蓋該漏極70的上端面的部分。
[0048]該第二絕緣層90設置于于平坦層50、半導體層40、源極70以及漏極60上。該第二絕緣層90可以采用氮化硅和/或二氧化硅等材料進行化學氣相沉淀形成。
[0049]本優選實施例提供的陣列基板通過在第一絕緣層30上設置平坦層50，然后將源極70以及漏極60設置在該平坦層50以及半導體層40上，無需設置源極過孔以及漏極過孔即可實現源極70、漏極60與半導體層40的電連接，并且直接將像素電極層80設置于于平坦層50以及該漏極60上，無需設置過孔即可實現漏極60與像素電極層80的電連接，具有避免在開孔處形成氣泡、提高開口率的有益效果，并且該平坦層50還增大了源極、漏極與柵電極20之間的距離，可以提高抗靜電能力。
[0050]請參照圖2，圖2為本發明的陣列基板的制作方法優選實施例的流程圖。本優選實施例中的陣列基板的制作方法包括以下步驟:
[0051 ] S201、在玻璃基板上設置柵電極；
[0052]S202、在玻璃基板以及柵電極上沉積第一絕緣層；
[0053]S203、在第一絕緣層上沉積半導體層，該半導體層位于柵電極上方；
[0054]S204、在第一絕緣層上設置平坦層；
[0055]S205、在平坦層以及半導體層上設置源極；
[0056]S206、在平坦層以及半導體層上設置漏極；
[0057]S207、在平坦層以及該漏極上設置像素電極層；
[0058]S208、在平坦層、半導體層、源極以及漏極上沉積第二絕緣層。
[0059]下面對該陣列基板的制作方法的各個步驟進行詳細的說明。
[0060]在步驟S201中，形成該柵電極20時，先采用物理氣象沉淀法在玻璃基板10上沉積形成柵電極層，然后對該柵電極層進行圖像化處理，從而形成該柵電極20。
[0061]在步驟S202中，該第一絕緣層30采用化學氣象沉淀法沉積于該玻璃基板10以及該柵電極20上;其可以采用氮化硅、氧化硅等無機絕緣材料。
[0062]在步驟S203中，該半導體層40包括沉積于第一絕緣層30上的非晶硅層以及設置于該非晶硅層上的摻雜半導體層42。制作該半導體層40時，先采用氣象沉淀法在第一絕緣層30上沉積一層非晶硅，然后對該一層非晶硅進行圖像化處理形成位于底部的非晶硅層41以及位于非晶硅層41上的第一接觸部以及第二接觸部，并對該第一接觸部以及第二接觸部進行摻雜，以形成摻雜半導體層42。該摻雜半導體層40用于將源極70以及漏極60分別與非晶娃層41電連接。
[0063]在步驟S204中，該平坦層50可以采用氮化硅、氧化硅等無機絕緣材料，也可以采用有機絕緣材料。該平坦層50可以采用化學氣象沉淀法沉積于該第一絕緣層30上。該平坦層50也可以采用納米粉末狀材料或液態絕緣材料采用3D打印形成。該平坦層50與該第一接觸部以及第二接觸部的遠離該非晶硅層41的一端的端面齊平，便于后續的源極70以及漏極60的形成。
[0064]在步驟S205以及步驟S206中，該源極70設置于該第一接觸部以及平坦層50上，該漏極設置于該第二接觸部以及該平坦層50上。
[0065]在步驟S207中，該像素電極層80其上形成有多個像素電極。優選地，漏極60的遠離源極70—側的側壁面朝向源極70的方向傾斜，該像素電極層80將該側壁面覆蓋并覆蓋該漏極60的上端面的部分，漏極60的這種形狀設置有利于提高該像素電極層80與該漏極60的接觸面積，從而提尚導電性。
[0066]在步驟S208中，該第二絕緣層90可以采用氮化硅和/或二氧化硅等材料進行化學氣相沉淀形成。
[0067]本優選實施例提供的陣列基板的制作方法通過在第一絕緣層30上設置平坦層50，然后將源極以及漏極設置在該平坦層50以及半導體層40上，無需設置源極過孔以及漏極過孔即可實現源極、漏極與半導體層40的電連接，并且直接將像素電極層80設置于于平坦層50以及該漏極60上，無需設置過孔即可實現漏極60與像素電極層80的電連接，具有避免在開孔處形成氣泡、提高開口率的有益效果，并且該平坦層50還增大了源極70、漏極60與柵電極20之間的距離，可以提高抗靜電能力。
[0068]綜上所述，雖然本發明已以優選實施例揭露如上，但上述優選實施例并非用以限制本發明，本領域的普通技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與潤飾，因此本發明的保護范圍以權利要求界定的范圍為準。
【主權項】
1.一種陣列基板，其特征在于，包括: 一玻璃基板； 柵電極，其設置于該玻璃基板上； 第一絕緣層，其沉積于該玻璃基板以及柵電極上； 半導體層，其設置于該第一絕緣層上并位于柵電極上方； 平坦層，其設置于第一絕緣層上； 源極，該源極設置于平坦層以及半導體層上； 漏極，該漏極設置于平坦層以及半導體層上； 像素電極層，其設置于平坦層以及該漏極上； 第二絕緣層，其設置于平坦層、半導體層、源極以及漏極上。2.根據權利要求1所述的陣列基板，其特征在于，所述半導體層包括: 非晶硅層，其沉積于所述第一絕緣層上； 摻雜半導體層，其設置于所述非晶硅層上。3.根據權利要求1所述的陣列基板，其特征在于，所述第一絕緣層采用氮化硅和/或二氧化硅。4.根據權利要求1所述的陣列基板，其特征在于，所述第二絕緣層采用氮化硅和/或二氧化硅。5.根據權利要求1所述的陣列基板，其特征在于，所述平坦層采用納米粉末狀材料或液態絕緣材料采用3D打印形成。6.根據權利要求1所述的陣列基板，其特征在于，所述漏極的遠離源極一側的側壁面朝向源極的方向傾斜，該像素電極層將該側壁面覆蓋。7.一種陣列基板的制作方法，其特征在于，包括以下步驟: 在玻璃基板上設置柵電極； 在玻璃基板以及柵電極上沉積第一絕緣層； 在第一絕緣層上沉積半導體層，該半導體層位于柵電極上方； 在第一絕緣層上設置平坦層； 在平坦層以及半導體層上設置源極； 在平坦層以及半導體層上設置漏極； 在平坦層以及該漏極上設置像素電極層； 在平坦層、半導體層、源極以及漏極上沉積第二絕緣層。8.根據權利要求7所述的陣列基板的制作方法，其特征在于，所述平坦層采用納米粉末狀材料或液態絕緣材料采用3D打印形成。9.根據權利要求7所述的陣列基板的制作方法，其特征在于，所述漏極的遠離源極一側的側壁面朝向源極的方向傾斜，該像素電極層將該側壁面覆蓋。10.根據權利要求7所述的陣列基板的制作方法，其特征在于，所述第一絕緣層以及第二絕緣層均采用氮化硅和/或二氧化硅。
【文檔編號】H01L21/77GK105870056SQ201610216334
【公開日】2016年8月17日
【申請日】2016年4月8日
【發明人】夏慧, 黃添鈞
【申請人】深圳市華星光電技術有限公司