消除cmos圖像傳感器淺溝槽隔離誘導暗電流的方法
【專利摘要】本發明提供了一種消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，包括：第一步驟：采用掩膜板定義邏輯區與像素區的STI溝槽的位置；第二步驟：根據定義的STI溝槽的位置，蝕刻出STI溝槽；第三步驟：對STI溝槽進行沉積填充；第四步驟：采用掩膜板定義需要進行隔離區注入的部分像素區，并且針對定義的需要進行隔離區注入的部分像素區，執行離子注入。
【專利說明】
消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法
技術領域
[0001]本發明涉及半導體制造領域，更具體地說，本發明涉及一種消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法。
【背景技術】
[0002]CMOS圖像傳感器(CIS)由于其制造工藝和現有的集成電路制造工藝兼容，同時其性能上比原有的電荷耦合器件CCD相比有很多優點。CMOS圖像傳感器可以將驅動電路和像素集成在一起，簡化了硬件設計，同時也降低了系統的功耗。CIS由于在采集光信號的同時就可以取出電信號，還能實時處理圖像信息，速度比CXD圖像傳感器快。CMOS圖像傳感器還具有價格便宜，帶寬較大，防模糊，訪問的靈活性和較大的填充系數的優點。
[0003]傳統的有源像素是運用光電二極管作為圖像傳感器件。通常的有源像素單元是由三個晶體管和一個P+/N+/P-光電二極管構成，這種結構適合標準的CMOS制造工藝。圖1給出完成背照式圖像傳感器后端的4T像素的示意圖，在光照時，光電二極管在N-處產生電荷，這時轉移管是關閉狀態。然后轉移管打開，將存儲在光電二極管中的電荷傳輸到漂浮節點，傳輸后，轉移管關閉，并等待下一次光照的進入。在漂浮節點上的電荷信號隨后用于調整放大晶體管。讀出后，帶有復位門的復位晶體管將漂浮點復位到一個參考電壓。這種設計在大尺寸的像素單元上由于光電二極管的尺寸較大，滿阱容量(光電二極管存儲電荷的能力)得到提升，從而可以存儲更多的電子，從而可以提高像素單元的動態范圍(最亮與最暗情況的比值)，降低噪聲對像素的影響，信噪比會有所提高。對于現有的使用P型襯底的CMOS圖像傳感器像素單元，其中的復位管、放大管、選擇管和轉移管都為N型MOS。
[0004]在原有的CIS芯片制造工藝過程中，邏輯區域的STK淺溝道隔離)溝槽(溝槽深度)比像素區的溝槽深度要深1000A左右。不同溝槽深度的位置，需要掩膜板來定義，同時需要兩步蝕刻來完成。兩步蝕刻，會導致表面作為阻擋層的SIN(氮化硅)產生高度差，從而導致后續的STI化學機械研磨工藝容易有氧化物殘留或者過研磨的問題。為了節省掩膜板，以及消除兩步蝕刻造成的SIN高度差，業界傾向于使用統一 STI溝槽深的的方法來量產CIS芯片。鑒于LG區域對STI溝槽深度要求比較高，不能改變其深度，所以像素區STI溝槽深度需要加深到與邏輯區一致。STI溝槽深度加深，會導致溝槽表面積增大。STI溝槽的表面會因為蝕刻工藝，后續高密度等離子體化學氣相淀積等工藝導致表面損傷，即硅表面的S1-鍵被等離子體等工藝過程打斷，懸空的硅鍵很容易捕獲電子，但是也容易釋放捕獲的電子。從而誘導暗電流。
【發明內容】
[0005]本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，能夠通過離子注入條件改變的方法，來避免暗電流增大的問題。
[0006]為了實現上述技術目的，根據本發明，提供了一種消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，包括:
[0007]第一步驟:采用掩膜板定義邏輯區與像素區的STI溝槽的位置；
[0008]第二步驟:根據定義的STI溝槽的位置，蝕刻出STI溝槽；
[0009]第三步驟:對STI溝槽進行沉積填充；
[0010]第四步驟:采用掩膜板定義需要進行隔離區注入的部分像素區，并且針對定義的需要進行隔離區注入的部分像素區，執行離子注入。
[0011]優選地，在第三步驟中，采用高密度等離子體化學氣相工藝對STI溝槽進行沉積填充。
[0012]優選地，像素區的有源器件由N型器件或光電二極管構成。
[0013]優選地，在第四步驟中使用P型離子注入。
[0014]優選地，第四步驟的離子注入包含多次注入，每次注入采用不同注入能量。
[0015]優選地，每次注入采用無角度P型離子注入。
[0016]優選地，每次注入的能量范圍為10_20kev、30?50kev或60?80kev。
[0017]優選地，每次注入的劑量在IE12?5E13之間。
[0018]本發明中，CIS圖像傳感器的STI溝槽深度不需要兩種深度，從而避免了工藝上SIN高度差的問題，而且隔離區注入不會影響其它晶體管。同時，隔離區注入分幾步進行無角度注入，形成與光電二極管相似的緩變節，可以跟有效的降低暗電流。同時，在STI沉積填充后再進行離子注入，可以有效避免高能量離子注入對STI trench的轟擊損傷，避免因為轟擊損傷導致的暗電流。本發明可有效抑制由于加深像素區STI溝槽深度引起的暗電流增加問題，從而達到降低圖像傳感器的暗電流。而且，本發明節省了 STI溝槽的掩膜板以及相應工藝程序。
【附圖說明】
[0019]結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中:
[0020]圖1示意性地示出了4T有源CMOS圖像傳感器的結構示意圖。
[0021]圖2示意性地示出了根據本發明優選實施例的消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法的流程圖。
[0022]需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
【具體實施方式】
[0023]為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。
[0024]在具體說明本發明的原理之前，先簡要描述原有的兩次有源區循環工藝步驟。具體地，原有的兩次有源區循環工藝步驟如下:
[0025]首先，采用掩膜板定義較厚STI溝槽(在此稱為第一STI溝槽)的位置；
[0026]隨后，蝕刻出第一STI溝槽的初始的第一深度；
[0027]此后，采用掩膜板定義出所有STI溝槽的位置；
[0028]此后，針對所有STI溝槽進行蝕刻，其中所有STI溝槽中除第一STI溝槽之外的第二STI溝槽具有第二深度，而第一 STI溝槽的深度為第一深度與第二深度之和。此時，第一 STI溝槽被兩次蝕刻，其表面的氮化硅的厚度要比像素區的薄(例如薄100A左右)；
[0029]此后，采用掩膜板定義像素區，然后打一道P型離子，以便起到隔離N型器件的作用，補償像素區中的第二 STI溝槽的深度的不足；
[0030]對所有STI溝槽進行沉積填充。
[0031]本發明從降低圖像傳感器的暗電流出發，利用離子注入的方式，避免STI溝槽表面斷裂的硅鍵捕獲電子直接釋放在光電二極管區，降低暗電流，提高圖像的質量。
[0032]圖2示意性地示出了根據本發明優選實施例的消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法的流程圖。
[0033]如圖2所示，根據本發明優選實施例的消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法包括:
[0034]第一步驟S1:采用掩膜板定義邏輯區與像素區的STI溝槽的位置；
[0035]第二步驟S2:根據定義的STI溝槽的位置，蝕刻出STI溝槽；
[0036]第三步驟S3:對STI溝槽進行沉積填充;例如，在第三步驟S3中，采用高密度等離子體化學氣相工藝對STI溝槽進行沉積填充。
[0037]第四步驟S4:采用掩膜板定義需要進行隔離區注入的部分像素區，并且針對定義的需要進行隔離區注入的部分像素區，執行離子注入。
[0038]為了達到消除暗電流的同時不影響像素區其他功能的效果，下面將描述隔離區注入的注入區域以及注入方式的具體細節。
[0039]由于像素區的有源器件都是N型器件或光電二極管，故使在第四步驟S4中使用P型離子注入達到隔離效果。
[0040]優選地，第四步驟S4的離子注入包含多次注入，每次注入采用不同注入能量，而且每次注入采用無角度P型離子注入。
[0041]由于STI溝槽深度加大，為了保證離子注入能夠完全達到期望位置，去除力支撐諸如的角度;暗電流的產生主要來源于光電二極管中的電子被溝槽表面電荷捕獲，而光電二極管部位的N型注入區也有不同的分布(主要的分布包括即^)、0即1^1、0即1^2三個區域)。為了有針對性的消除可能的暗電流來源，本發明優選實施例的方法中的離子注入分3次注入，每次注入的能量范圍可以為10-20ke V、30?50ke V或60?80ke V，每次注入的劑量在IE12?5E13之間。
[0042]由于本發明的隔離區注入能量大，注入步驟多，所以隔離區注入要避開光電二極管的區域以及其他必要的區域，可以通過隔離區光刻來定義其具體的區域。
[0043]后續工藝不變，按照現有的工藝流程流片。
[0044]本發明中，CIS圖像傳感器的STI溝槽深度不需要兩種深度，從而避免了工藝上SIN高度差的問題，而且隔離區注入不會影響其它晶體管。同時，隔離區注入分幾步進行無角度注入，形成與光電二極管相似的緩變節，可以跟有效的降低暗電流。本發明可有效抑制由于加深像素區STI溝槽深度引起的暗電流增加問題，從而達到降低圖像傳感器的暗電流。而且，本發明節省了 STI溝槽的掩膜板以及相應工藝程序。
[0045]此外，需要說明的是，除非特別說明或者指出，否則說明書中的術語“第一”、“第二”、“第三”等描述僅僅用于區分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關系或者順序關系等。
[0046]可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例并非用以限定本發明。對于任何熟悉本領域的技術人員而言，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
【主權項】
1.一種消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，其特征在于包括: 第一步驟:采用掩膜板定義邏輯區與像素區的STI溝槽的位置； 第二步驟:根據定義的STI溝槽的位置，蝕刻出STI溝槽； 第三步驟:對STI溝槽進行沉積填充； 第四步驟:采用掩膜板定義需要進行隔離區注入的部分像素區，并且針對定義的需要進行隔離區注入的部分像素區，執行離子注入。2.根據權利要求1所述的消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，其特征在于，在第三步驟中，采用高密度等離子體化學氣相工藝對STI溝槽進行沉積填充。3.根據權利要求1或2所述的消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，其特征在于，像素區的有源器件由N型器件或光電二極管構成。4.根據權利要求3所述的消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，其特征在于，在第四步驟中使用P型離子注入。5.根據權利要求1或2所述的消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，其特征在于，第四步驟的離子注入包含多次注入，每次注入采用不同注入能量。6.根據權利要求5所述的消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，其特征在于，每次注入采用無角度P型離子注入。7.根據權利要求5所述的消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，其特征在于，每次注入的能量范圍為10_20kev、30?50kev或60?80kev。8.根據權利要求5所述的消除CMOS圖像傳感器淺溝槽隔離誘導暗電流的方法，其特征在于，每次注入的劑量在IE12?5E13之間。
【文檔編號】H01L21/266GK105870004SQ201610212543
【公開日】2016年8月17日
【申請日】2016年4月7日
【發明人】白英英, 李娟娟, 田志, 陳昊瑜
【申請人】上海華力微電子有限公司