高壓電阻的制作方法
【專利摘要】本發明提供一種高壓電阻，包括：N型襯底、位于所述N型襯底表層內且分離設置的N型摻雜區、第一P型摻雜區、第二P型摻雜區和第三P型摻雜區；位于所述N型襯底表面上的第一厚氧化層、第二厚氧化層、第三厚氧化層和第四厚氧化層；位于所述第二P型摻雜區和所述第三P型摻雜區之間，且位于所述N型襯底表層內的第四P型摻雜區，位于各厚氧化層之間，且覆蓋襯底表面的薄氧化層；P型多晶硅，所述P型多晶硅覆蓋位于所述第一P型摻雜區和所述第二P型摻雜區之間區域上方的薄氧化層的表面，并延伸覆蓋所述第三厚氧化層的部分表面。本發明提供的高壓電阻不易受柵端信號影響，能夠調節單個電阻的阻值。
【專利說明】
高壓電阻
技術領域
[0001]本發明涉及半導體集成電路領域，尤其涉及一種高壓電阻。
【背景技術】
[0002]金屬氧化物半導體場效應晶體管(Metal Oxide Semiconductor Field EffectTransistor，簡稱MOS)的結構包括柵氧化層、源(Source)、漏(Drain)、柵(Gate)和襯底，MOS的柵通常采用金屬或多晶硅結構，源和漏位于柵的兩側。按照其導電溝道類型可以分為N溝道MOS (簡稱NM0S)和P溝道MOS (簡稱PM0S)。按照其工作電壓的大小，可以把MOS分類為低壓MOS和高壓M0S，低壓MOS的最高工作電壓通常小于12伏，而最高工作電壓大于12伏的通常稱之為高壓M0S。由MOS管構成的集成電路稱為MOS集成電路。
[0003]在MOS集成電路中，MOS電阻是最常用的元器件之一，現有技術中的MOS電阻都是三端結構:襯底與源短接為一端，漏為一端，柵為獨立的另一端，通過調節柵源電壓(對于P溝道MOS電阻，必須施加一個負的柵源電壓)和漏源電壓，在柵下方的襯底表層形成P型導電溝道，從而使得MOS開啟并工作在某個節點，將漏源之間的電流通道視作電阻。這種電阻容易受柵端的信號影響，而且實現起來比較復雜，必須通過集成電路中的其它功能模塊給柵加電壓，因此導致整個芯片的功能模塊比較復雜。
【發明內容】
[0004]本發明提供一種高壓電阻，以解決現有技術中三端結構的MOS電阻易受柵端信號影響的問題。
[0005]本發明提供一種高壓電阻，包括:
[0006]N型襯底1、位于所述N型襯底I表層內且分離設置的N型摻雜區10、第一 P型摻雜區5、第二 P型摻雜區8和第三P型摻雜區9 ;其中，所述第一 P型摻雜區5位于所述N型摻雜區10和所述第二 P型摻雜區8之間，所述第二 P型摻雜區8位于所述第一 P型摻雜區5和所述第三P型摻雜區9之間；
[0007]位于所述N型襯底I表面上的第一厚氧化層11、第二厚氧化層12、第三厚氧化層3和第四厚氧化層7 ;其中，所述第一厚氧化層位于所述N型摻雜區10遠離所述第一 P型摻雜區5的一側；所述第二厚氧化層位于所述N型摻雜區10和所述第一 P型摻雜區5之間；所述第三厚氧化層3位于所述第二 P型摻雜區8的表面上、所述第四厚氧化層7位于所述第三P型摻雜區9的表面上；
[0008]位于所述第二 P型摻雜區8和所述第三P型摻雜區9之間，且位于所述N型襯底I表層內的第四P型摻雜區6，位于各厚氧化層之間，且覆蓋襯底表面的薄氧化層2 ;
[0009]P型多晶硅4，所述P型多晶硅4覆蓋位于所述第一 P型摻雜區5和所述第二 P型摻雜區8之間區域上方的薄氧化層2的表面，并延伸覆蓋所述第三厚氧化層3的部分表面；
[0010]其中，所述第一 P型摻雜區5、所述N型摻雜區10與所述P型多晶硅4短接在一起，構成所述電阻的高壓端，所述第四P型摻雜區6、所述第二 P型摻雜區8與所述第三P型摻雜區9構成所述電阻的低壓端。
[0011]本發明提供的高壓電阻，具有兩端結構，通過所述第一 P型摻雜區5、所述N型摻雜區10與所述P型多晶硅4短接在一起，構成所述電阻的高壓端，所述第四P型摻雜區6、所述第二 P型摻雜區8與所述第三P型摻雜區9構成所述電阻的低壓端，能夠有效解決傳統MOS電阻中存在的容易受柵端信號影響、整個芯片的功能模塊復雜的問題；并且通過增加所述P型多晶硅4未延伸覆蓋所述第三厚氧化層3部分的長度和/或增加所述第三厚氧化層3的長度和/或減小所述P型多晶硅4與所述第三厚氧化層3的寬度，能夠增加單個MOS電阻的阻值，并且能夠解決傳統MOS電阻阻值固定不可調節的問題。
【附圖說明】
[0012]圖1為本發明實施例一提供的一種高壓電阻結構示意圖。
【具體實施方式】
[0013]為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0014]圖1為本發明實施例一提供的一種高壓電阻結構示意圖。如圖1所示:
[0015]本發明實施例一提供的高壓電阻，包括:
[0016]N型襯底1、位于所述N型襯底I表層內且分離設置的N型摻雜區10、第一 P型摻雜區5、第二 P型摻雜區8和第三P型摻雜區9 ;其中，所述第一 P型摻雜區5位于所述N型摻雜區10和所述第二 P型摻雜區8之間，所述第二 P型摻雜區8位于所述第一 P型摻雜區5和所述第三P型摻雜區9之間；
[0017]位于所述N型襯底I表面上的第一厚氧化層11、第二厚氧化層12、第三厚氧化層3和第四厚氧化層7 ;其中，所述第一厚氧化層位于所述N型摻雜區10遠離所述第一 P型摻雜區5的一側；所述第二厚氧化層位于所述N型摻雜區10和所述第一 P型摻雜區5之間；所述第三厚氧化層3位于所述第二 P型摻雜區8的表面上、所述第四厚氧化層7位于所述第三P型摻雜區9的表面上；
[0018]位于所述第二 P型摻雜區8和所述第三P型摻雜區9之間，且位于所述N型襯底I表層內的第四P型摻雜區6，位于各厚氧化層之間，且覆蓋襯底表面的薄氧化層2 ;
[0019]P型多晶硅4，所述P型多晶硅4覆蓋位于所述第一 P型摻雜區5和所述第二 P型摻雜區8之間區域上方的薄氧化層2的表面，并延伸覆蓋所述第三厚氧化層3的部分表面；
[0020]具體地，在本實施例中所述N型襯底I，薄氧化層2、第三厚氧化層3，P型多晶硅4、第一 P型摻雜區5、第四P型摻雜區6、第二 P型摻雜區8和第三P型摻雜區9構成了 P溝道M0S，所述P溝道MOS的襯底為所述N型襯底1，柵氧化層為所述薄氧化層2，柵為所述P型多晶硅4，源為所述第一 P型摻雜區5，而所述第四P型摻雜區6、所述第二 P型摻雜區8和第三P型摻雜區9共同構成了 P溝道MOS的漏。
[0021]在實際應用中MOS的電特性參數通常包括閾值電壓、工作電壓，其中，工作電壓特指漏源工作電壓。對于閾值電壓大于O伏的P溝道MOS而言，當柵源電壓為O伏時，在漏源間加上電源電壓，就會在漏源之間產生電流，當漏源電壓固定不變時，其電流值也會隨之固定，即表現出電阻特性。在本實施例中，通過適當調整P型多晶硅4的摻雜濃度、柵氧化層的厚度和N型襯底I的濃度(主要是其表層濃度)，即可形成閾值電壓大于O伏(比如
0.1?0.5伏)的P溝道MOS。具體的，在本實施例中所述的P型多晶硅4的摻雜濃度可以為I X 119?I X 10 23原子/每立方厘米、柵氧化層即薄氧化層2的厚度可以為20?1000埃、N型襯底I的摻雜濃度可以為I X 114?I X 10 18原子/立方厘米。在此基礎之上，本實施例摒棄傳統MOS的柵采用N型多晶硅或金屬結構的方法，采用P型多晶硅作為柵，將柵源短接在一起，使其柵源電壓為O伏，即所述第一 P型摻雜區5、所述N型摻雜區10與所述P型多晶硅4短接在一起，構成所述電阻的高壓端，所述第四P型摻雜區6、所述第二 P型摻雜區8與所述第三P型摻雜區9構成所述電阻的低壓端，所述高壓端與所述低壓端共同構成了所述電阻的兩端，即本實施例形成的電阻為兩端的P溝道MOS電阻。當在本實施例所述電阻的漏源間加上電源電壓，就會在漏源之間產生電流，電流從所述第一 P型摻雜區5流入，經所述N型襯底I的表層和第二 P型摻雜區8，從所述第四P型摻雜區6流出。當漏源電壓固定不變時，其電流值隨之固定，即表現出電阻特性。
[0022]其中，所述第一 P型摻雜區5、所述N型摻雜區10與所述P型多晶硅4可以通過接觸孔和金屬短接在一起。由于所述兩端結構的電阻的柵源短接在一起，并且柵源電壓為零，因此，所述電阻不受柵端電壓的影響。
[0023]進一步的，本實施例中的P溝道MOS電阻為高壓電阻，即漏源之間可以承受大于12伏的電勢差，具體的，從圖1可知，所述第四P型摻雜區6的側面和表面被摻雜濃度更小的第二 P型摻雜區8和第三P型摻雜區9包圍，從PN結反向擊穿機理可知:PN結的體內擊穿電壓大于其表面擊穿電壓(前者通常是后者的2?5倍)，因此，本實施例中由所述第四P型摻雜區6與N型襯底I構成的PN結不會發生表面擊穿，而只會發生擊穿電壓值更高的體內擊穿，從而提高了 P溝道MOS的擊穿電壓，也即提高了其工作電壓；
[0024]另外，本實施例中所述P溝道MOS的P型多晶硅4延伸覆蓋所述第三厚氧化層3的部分表面，可以弱化其下方的第二 P型摻雜區8內部的電場強度，從而提高P溝道MOS的擊穿電壓，也即提高了其工作電壓。
[0025]本實施例提供的高壓電阻，其有益效果在于:最高工作電壓大于12伏，并且其具有的兩端結構，通過所述第一 P型摻雜區5、所述N型摻雜區10與所述P型多晶硅4短接在一起，構成所述電阻的高壓端，所述第四P型摻雜區6、所述第二 P型摻雜區8與所述第三P型摻雜區9構成所述電阻的低壓端，能夠有效解決傳統MOS電阻中存在的容易受柵端信號影響、整個芯片的功能模塊復雜的問題。
[0026]如圖1所示，本實施例所述電阻長度包括LI和L2兩個部分，其中LI為未延伸覆蓋在所述第三厚氧化層3上的所述P型多晶硅4的長度，L2為所述第三厚氧化層3的長度；所述電阻的寬度為所述P型多晶硅4與有源區在圖1中與所述電阻長度方向垂直的方向重疊部分的寬度。在本實施例中，只需通過調整所述電阻的長度和寬度的值即可以調整所述電阻值的大小，例如，當芯片需要配置一個大阻值的MOS電阻時，傳統的方法是增加串聯的擴散電阻或多晶硅電阻的個數，而本實施例中，本領域技術人員通過增大所述LI和/或L2的長度或減小所述電阻的寬度，即可增大單個電阻的阻值以達到技術人員對電阻阻值的要求，即達到了調節單個MOS電阻阻值的目的。
[0027]可選的，本實施例也可以通過調整所述P型多晶硅4的摻雜濃度、所述薄氧化層2的厚度和N型襯底I的濃度以調整MOS的閾值電壓，從而調整漏源之間的電流大小，實現調整電阻值的目的。
[0028]本發明實施例一的有益效果還在于:通過增加所述P型多晶硅4未延伸覆蓋所述第三厚氧化層3部分的長度和/或增加所述第三厚氧化層3的長度和/或減小所述P型多晶硅4與所述第三厚氧化層3的寬度，能夠增加MOS電阻的阻值，從而達到了調節單個MOS電阻阻值的目的。
[0029]最后應說明的是:以上各實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。
【主權項】
1.一種高壓電阻，其特征在于，包括: N型襯底(I)、位于所述N型襯底⑴表層內且分離設置的N型摻雜區(10)、第一 P型摻雜區(5)、第二 P型摻雜區⑶和第三P型摻雜區(9);其中，所述第一 P型摻雜區(5)位于所述N型摻雜區(10)和所述第二 P型摻雜區(8)之間，所述第二 P型摻雜區(8)位于所述第一 P型摻雜區(5)和所述第三P型摻雜區(9)之間； 位于所述N型襯底(I)表面上的第一厚氧化層(11)、第二厚氧化層(12)、第三厚氧化層(3)和第四厚氧化層(7);其中，所述第一厚氧化層位于所述N型摻雜區(10)遠離所述第一 P型摻雜區(5)的一側；所述第二厚氧化層位于所述N型摻雜區(10)和所述第一 P型摻雜區(5)之間；所述第三厚氧化層(3)位于所述第二 P型摻雜區(8)的表面上、所述第四厚氧化層(7)位于所述第三P型摻雜區(9)的表面上； 位于所述第二 P型摻雜區(8)和所述第三P型摻雜區(9)之間，且位于所述N型襯底(I)表層內的第四P型摻雜區￠)，位于各厚氧化層之間，且覆蓋襯底表面的薄氧化層(2); P型多晶硅(4)，所述P型多晶硅(4)覆蓋位于所述第一 P型摻雜區(5)和所述第二 P型摻雜區(8)之間區域上方的薄氧化層(2)的表面，并延伸覆蓋所述第三厚氧化層(3)的部分表面； 其中，所述第一 P型摻雜區(5)、所述N型摻雜區(10)與所述P型多晶硅⑷短接在一起，構成所述電阻的高壓端，所述第四P型摻雜區(6)、所述第二 P型摻雜區(8)與所述第三P型摻雜區(9)構成所述電阻的低壓端。2.根據權利要求1所述的高壓電阻，其特征在于，所述第一P型摻雜區(5)、所述N型摻雜區(10)與所述P型多晶硅(4)三者短接在一起，包括: 通過接觸孔和金屬將所述第一 P型摻雜區(5)、所述N型摻雜區(10)與所述P型多晶娃(4)短接在一起。3.根據權利要求1所述的高壓電阻，其特征在于，所述N型襯底(I)的摻雜濃度為I X 114?I X 10 18原子/立方厘米。4.根據權利要求1所述的高壓電阻，其特征在于，所述P型多晶硅(4)的摻雜濃度為I X 119?I X 10 23原子/立方厘米。5.根據權利要求1所述的高壓電阻，其特征在于，所述第一P型摻雜區(5)和所述第四P型摻雜區(6)的摻雜濃度為I X 119?I X 10 23原子/立方厘米。6.根據權利要求1所述的高壓電阻，其特征在于，所述第二P型摻雜區(8)和所述第三P型摻雜區(9)的摻雜濃度小于所述第四P型摻雜區(6)的摻雜濃度，為I X 1is?5 X 10 20原子/立方厘米。7.根據權利要求1所述的高壓電阻，其特征在于，所述薄氧化層(2)的厚度為20?1000 埃。8.根據權利要求1所述的高壓電阻，其特征在于，所述N型摻雜區(10)的摻雜濃度為IX 119?I X 10 23原子/立方厘米。9.根據權利要求1-8中任一項所述的高壓電阻，其特征在于，所述高壓端連接至高電位；所述低壓端連接至低電位。
【文檔編號】H01L29/8605GK105845738SQ201510020955
【公開日】2016年8月10日
【申請日】2015年1月15日
【發明人】潘光燃, 王焜, 文燕, 石金成, 高振杰
【申請人】北大方正集團有限公司, 深圳方正微電子有限公司