在封裝結構下方具有芯片的半導體裝置的制造方法

在封裝結構下方具有芯片的半導體裝置的制造方法【專利摘要】半導體裝置的封裝結構包括電子器件和電性互連結構。電子器件附接至電性互連結構。電性互連結構構造成能夠將電子器件電耦接至半導體裝置封裝結構的外部端子。電性互連結構具有面向電子器件的第一主面以及與第一主面相反的第二主面。半導體裝置封裝結構還包括面向電性互連結構的第二主面的第一半導體芯片。【專利說明】在封裝結構下方具有芯片的半導體裝置
技術領域：
[0001]本發明大體涉及一種半導體裝置的封裝技術，尤其涉及一種將多個電子器件封裝在封裝結構中的技術。【
背景技術：
】[0002]半導體裝置的制造商在提高他們的產品的性能的同時一直致力于降低產品的制造成本。半導體裝置封裝結構的制造中的成本密集區在于封裝半導體芯片和/或其它電子器件。由此，具有較高的性能和穩定性、優異的散熱性以及優化的空間利用的半導體裝置封裝結構是被期待的。此外，具有緊湊的設計、較高的熱穩健性以及改善的穩定性的封裝方法也是被期待的。【附圖說明】[0003]附圖被包括以提供對實施例的進一步的理解并且并入本申請文件并構成本申請文件的一部分。所述附圖圖解了多個實施例并且結合說明書來解釋實施例的原理。其它實施例以及實施例的許多期望實現的優點通過參考下述詳細說明而更好地理解從而被容易地意識到。附圖的元件相對于彼此不一定按比例繪制。相同的附圖標記指代對應的類似的部件。[0004]圖1示意性示出包括電子器件、電性互連結構和位于電性互連結構下方的半導體芯片的一示例性半導體裝置封裝結構的剖視圖。[0005]圖2示意性示出包括電子器件、電性互連結構和位于電性互連結構下方的半導體芯片的一示例性半導體裝置封裝結構的剖視圖。[0006]圖3示意性示出在電性互連結構下方包括例如兩個芯片的一示例性半導體裝置封裝結構的仰視圖。[0007]圖4示意性示出包括電子器件、電性互連結構、位于電性互連結構下方的半導體芯片以及位于電性互連結構與半導體芯片之間的底部填充材料的一示例性半導體裝置封裝結構的剖視圖。[0008]圖5示意性示出位于面向電性互連結構的半導體芯片表面處的一示例性芯片電極。[0009]圖6示意性示出設計成半橋半導體裝置封裝結構、如電壓轉換器的一示例性半導體裝置封裝結構的剖視圖。[0010]圖7示出半橋半導體裝置封裝結構的基本電路圖。[0011]圖8示出包括邏輯電路和驅動器電路的半橋半導體裝置封裝結構的基本電路圖。[0012]圖9示意性示出一示例性應用板的剖視圖，半導體裝置封裝結構將安裝在該應用板上。[0013]圖1OA和1B示意性示出一示例性應用板的剖視圖，其中，在每個應用板的一區域上具有導熱材料，半導體裝置封裝結構將安裝至所述應用板。[0014]圖11示意性示出一示例性應用板和與該應用板對齊的一示例性半導體裝置封裝結構的剖視圖。[0015]圖12示意性示出包括一示例性應用板和和安裝在該應用板上的一示例性半導體裝置封裝結構的組件的剖視圖。【具體實施方式】[0016]下述詳細說明參考了構成本申請文件的一部分的附圖，這些附圖以展示性方式示出可以實踐本發明的具體實施例。對此，方向術語如“頂”、“底”、“前”、“后”、“上”、“下”等參考被說明的附圖的方向地使用。由于實施例中的部件可以以多種不同的定向定位，因此方向術語只是用于展示的目的并且沒有形成任何限定。將被理解的是，其它實施例也可以被使用并且可以做出沒有脫離本發明的范圍的結構性或邏輯性的改變。由此，下述詳細說明沒有形成限定，并且本發明的范圍僅僅由所附權利要求來限定。[0017]將被理解的是，除非另有說明，否則在此說明的各種示例性實施例的特征可以彼此組合。[0018]此外，如本申請所應用的，術語“結合的”、“附接的”、“連接的”、“親接的”和/或“電連接/電耦接的”沒有指元件或層必須直接接觸在一起；中介元件或中介層可以相應地設置在“結合的”、“附接的”、“連接的”、“親接的”和/或“電連接/電耦接的”元件之間。然而，根據本發明，上述術語還可以選擇性地具有下述特定含義:元件或層直接接觸在一起，即“結合的”、“附接的”、“連接的”、“親接的”和/或“電連接/電耦接的”元件之間沒有相應的中介元件或中介層。[0019]此外，對于部件、元件或材料層形成或定位在一表面上所使用的詞語“上”在此用來指的是該部件、元件或材料層定位(例如布置、形成、設置等)在相關表面的“直接上方”、例如與相關表面直接接觸。對于部件、元件或材料層形成或定位在一表面上所使用的詞語“上”在此用來指的是該部件、元件或材料層定位(例如布置、形成、設置等)在相關表面的“間接上方”且在所述相關表面與所述部件、元件或材料層之間布置有一個或一個以上附加的部件、元件或層。這同樣適用于術語“下”、“下方”、“之下”等。[0020]在此說明的半導體裝置封裝結構包含有一個或一個以上布置在半導體裝置封裝結構的底側處的半導體芯片。這個或這些半導體芯片可以具有不同的類型，可以通過不同的技術制造并且例如可以集成電路如單片集成電路、光電電路或機電電路。更具體而言，半導體芯片可包括功率集成電路、邏輯集成電路、模擬集成電路、混合信號集成電路、或記憶電路。半導體裝置封裝結構還可以包括半導體芯片構成的一個或一個以上疊層結構和/或穿過包封結構的通路和/或無源器件。此外，附加裝置可以組裝在半導體裝置封裝結構的頂部。[0021]上文涉及的半導體芯片可以由特定半導體材料如S1、SiC、SiGe、GaAs、GaN、AlGaN、InGaAs、InAlAs等制成并且還可以含有非半導體的無機和/或有機材料。[0022]上文涉及的半導體芯片可包括控制電路、微處理器、記憶電路和/或微型機電器件。它們例如可以包括傳感器或檢測器(比如機械力傳感器、壓力傳感器、麥克風、光學傳感器/檢測器)和/或功率芯片(例如功率開關、功率晶體管等)。[0023]半導體功率芯片例如可以構造成功率MISFET(MetalInsulatorSemiconductorFieldEffectTransistor)、功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor)、IGBT(InsulatedGateBipolarTransistor)、JFET(Junct1nGateFieldEffectTransistor)、HEMT(HighElectronMobilityTransistor)、功率雙極型晶體管、或者功率二極管如PIN二極管或Schottky二極管。[0024]上文涉及的半導體芯片可以具有豎直結構，也就是說，所述半導體芯片以下述方式制造:可以使電流可以在垂直于半導體芯片的主表面的方向上流動。具有豎直結構的半導體芯片在它的兩個主表面上、也即在它的頂側和底側上具有電極。例如，在豎直裝置中，功率MISFET或功率MOSFET或HEMT的源接觸電極和柵接觸電極可以位于一個主表面上，而功率MISFET或功率MOSFET或功率HEMT的漏接觸電極可以布置在另一主表面上。對于功率二極管，正極接觸電極可以位于一個主表面上，而該功率二極管的負極接觸電極可以布置在另一主表面上。[0025]上文涉及的半導體芯片可以具有水平結構。具有水平結構的半導體芯片通常僅僅在它的兩個主表面中的一個上、例如在它的作用表面上具有芯片電極。[0026]此外，在此說明的半導體裝置封裝結構包含有一個或一個以上電子器件。所述電子器件可以至少部分地嵌設在包封結構中。所述電子器件可以設計成有源器件或無源器件。特別地，所述電子器件可以包括或可以是半導體芯片。例如，如果設計成無源器件，那么所述電子器件可以是所謂的PID(無源集成裝置)。如果設計成有源器件，那么電子器件可以是上文關于布置在半導體裝置封裝結構的底側處的半導體芯片所描述的半導體芯片中的任何一種。如果涉及多個電子器件，那么可能有至少一個有源器件和至少一個無源器件包含在半導體裝置封裝結構中。[0027]此外，在此說明的半導體裝置封裝結構包含有電性互連結構，電子器件附接至該電性互連結構。電性互連結構構造成能夠將電子器件電耦接至半導體裝置封裝結構的外部端子。根據一個實施例，電性互連結構可以設計成電性再分配結構。該電性再分配結構包括一個或一個以上電性再分配層(RDL)。每個RDL可以設計成結構化的金屬化層。電性再分配結構的一個或一個以上金屬化層(RDL)可以是用作將嵌設在包封結構中的電子器件電連接至半導體裝置封裝結構的外部端子和/或電連接至位于半導體裝置封裝結構的底部處的半導體芯片的一個或一個以上電極的電性互連結構。也就是說，半導體芯片例如可以位于電性互連結構的底側的下方，而所述電子器件例如可以位于電性互連結構的(相反的)頂側上。[0028]電性再分配結構可包括以交替順序布置的一個或一個以上疊置的RDL以及一個或一個以上絕緣聚合物層。電性再分配結構的所述一個或一個以上RDL可以構造成包括連接至半導體芯片的電極和/或電子器件的電極和/或封裝結構的外部端子的導電通路或導電線路。電性再分配結構的所述層可以通過薄膜工藝制造在例如人造晶圓級(WL)上。[0029]根據其它實施例，電性互連結構可以設計成電子器件的裝置承載部。這樣的裝置承載部例如可以包括多個金屬板，例如:比如引線框架的一個或一個以上電子器件墊和/或一個或一個以上端子墊。所述電子器件墊可以用作承載部例如芯片墊，并且端子墊可以用作半導體裝置封裝結構的外部端子。金屬板可以由任何金屬或金屬合金、例如銅或銅合金制成。例如，這樣的裝置承載部可以是無引線的承載部、例如所謂的TSLP-(ThinSmallLeadlessPackage-)承載部。所述裝置承載部還可以是具有從包封結構向外伸出并形成封裝結構的外部端子的引線的有引線承載部。例如，這樣的有引線裝置承載部可以是PLCC(PlasticLeadedChipCarrier)、QFJ-(Quad_Flat-J-Leaded)裝置承載部、或踏翼(gullwing)裝置例如DSO_(DualSmallOutline)或TQFP_(ThinQuadFlatPackage)裝置承載部等。還可能的是，所述裝置承載部可包括或可以是PCB(印刷電路板)、疊層結構和/或所謂的中介層。在其它實施例中，裝置承載部(即在電性互連結構以裝置承載部的形式實施時)可包括涂敷有結構化金屬層的陶瓷板、例如結合有金屬的陶瓷襯底。例如，裝置承載部可以是DCB(直接結合有銅的，directcopperbonded)陶瓷襯底或娃中介層。[0030]半導體裝置封裝結構可以通過eWLP(embeddedWaferLevelPackaging)工藝來制造。在這種情況下，將多個電子器件以具有間隔地布置在臨時的封裝用承載部上。然后將絕緣包封結構施加在臨時的封裝用承載部上以及位于所述臨時的封裝用承載部上的電子器件上從而形成所謂的人造晶圓(artificialwafer)。該人造晶圓可包括大量的半導體裝置封裝結構。然后將所述人造晶圓切分成單個半導體裝置封裝結構，每個這樣的單個半導體裝置封裝結構被包封結構所封裝。[0031]所述電子器件可以至少部分地包圍或嵌設在至少一種形成包封結構的包封材料中。所述包封材料可以是電絕緣材料并且可以包括或可以是熱固性材料或熱塑性材料。熱固性材料例如可以基于環氧樹脂、有機硅樹脂或丙烯酸樹脂而制成。熱塑性材料例如可以包括選自下述組的一種或一種以上材料:聚醚酰亞胺(PEI)、聚醚砜(PES)、聚苯硫醚(PPS)、聚酰胺-酰亞胺(PAI)和聚對苯二甲酸乙酯(PET)。熱塑性材料在成型或層壓過程中通過施加壓力和熱而熔化并且(可逆地)在冷卻以及壓力釋放時硬化。[0032]所述包封材料可包括或可以是聚合物材料例如硬質塑料聚合物材料。所述包封材料可包括或可以是下述材料中的至少一種:填充的或未填充的成型材料、填充的或未填充的熱塑性材料、填充的或未填充的熱固性材料、填充的或未填充的層壓材料(filledorunfilledlaminate)、纖維增強的層壓材料(fiber-reinforcedlaminate)、纖維增強的聚合物層壓材料(fiber-reinforcedpolymerlaminate)、以及具有填充顆粒的纖維增強的聚合物層壓材料(fiber-reinforcedpolymerlaminatewithfillerparticles)0[0033]所述包封材料可以例如通過成型或層壓而施加在電子器件上。[0034]在第一種情況下，即如果包封材料是成型材料的話，那么多種技術比如壓縮成型、注射成型、粉末成型、液態成型、或薄膜輔助成型(FAM)可以用來形成包封結構或含有多個包封結構的包封體(例如人造晶圓)。成型材料可以被施加以對電子器件覆蓋成型(overmold)并且在裝置承載部用來形成電性互連結構的情況下還對其上安裝有電子器件的裝置承載部覆蓋成型(overmold)。在電性再分配結構用作電性互連結構的情況下，一個或一個以上電子器件的底部電極例如可以保留暴露狀態并且使電性再分配結構在成型處理后在人造晶圓的底平面上形成。[0035]在第二種情況下，即如果包封材料是由層壓材料制成的話，那么包封材料的形狀可以是疊置在電子器件上并在具有其上安裝有電子器件的封裝結構承載部的情況下還疊置在該封裝結構承載部上的層件、例如電絕緣膜件或電絕緣片件。熱和壓力可以以適合于將膜件或片件附接至位于其下方的結構的時長施加。在層壓過程中，電絕緣膜或電絕緣片能夠流動(即處于塑性狀態)，由此使得電絕緣膜或電絕緣片的聚合物材料可以填充電子器件和/或其它拓撲結構之間的間隙。電絕緣膜或電絕緣片可包括或者可以是任何合適的熱塑性或熱固性材料。在多種實施例中，電絕緣膜或電絕緣片可包括或可以是預浸漬件(預浸漬纖維的簡稱)，也即例如由諸如玻璃和碳纖維的纖維墊與諸如熱固性材料或熱塑性材料的樹脂的組合而制成。預浸漬材料通常用于制造PCB(印刷電路板)。并且，對于層壓式封裝結構，同樣，如果沒有使用裝置承載部，那么一個或一個以上電子器件的底電極也可以例如保留暴露狀態并且電性再分配結構、比如前文所述的電性再分配結構可以在層壓處理后在人造晶圓的底平面上形成，從而形成電性互連結構。[0036]多種不同類型的半導體裝置可以根據本發明來設計。例如，半導體裝置封裝結構可以構成電源或電壓轉換器，該電源或電壓轉換器包含作為電子器件的邏輯集成電路、和作為設置在封裝結構的底部處的一個或一個以上半導體芯片的兩個或兩個以上半導體功率芯片比如MISFET、MOSFET、或HEMT。例如，在此披露的半導體裝置封裝結構可包括半橋電路，該半橋電路包括高壓側晶體管、低壓側晶體管和邏輯集成電路芯片。邏輯集成電路芯片可以選擇性地包括一個或多個晶體管驅動器電路。[0037]在此披露的半橋電路例如可以實施成用于將DC或AC電壓轉換成DC電壓的電子電路、即所謂的DC-DC轉換器和AC-DC轉換器。DC-DC轉換器可以用來將由電池或可充電電池提供的DC輸入電壓轉換成符合連接在下游的電子電路的要求的DC輸出電壓。例如，在此說明的DC-DC轉換器可以是降壓轉換器(buckconvertor)或降頻轉換器(down-convertor)0AC-DC轉換器可以用來將例如由高電壓AC電網提供的AC輸入電壓轉換成符合連接在下游的電子電路的要求的DC輸出電壓。[0038]半導體裝置封裝結構100的一個示例在圖1中示出。該半導體裝置封裝結構100可包括包封結構110，電子器件120至少部分地嵌設在所述包封結構中。如上所述，包封結構110例如可以是成型材料或層壓材料(laminate)。[0039]半導體裝置封裝結構110還包括電性互連結構150、半導體裝置封裝結構100的外部端子130以及(第一)半導體芯片140。具體而言，電性互連結構150可具有第一(頂)主面150a和與第一(頂)主面相反的第二(底)主面150b，第一主面150a面向電子器件120并且第二主面150b面向半導體芯片140。主面150a、150b中的每個例如可以是平面。電性互連結構150可以將電子器件120與外部端子130和/或半導體芯片140電性互連。如上所述，電性互連結構150例如可以是(剛性的預制的)裝置承載部、例如引線框架、層壓結構、玻璃中介層、硅中介層、LTCC(LowTemperatureCofiredCeramic)承載部、HTC(HighTemperatureCofiredCeramic)承載部、AlN承載部、PCB、DCB等，或者是包括一個或一個以上RDL的疊層構造的電性再分配結構。[0040]如圖1所示，電子器件120的頂表面120a和側表面可以完全嵌設在包封結構110中。電子器件120的底表面120b可以與包封結構110的底表面11Ob齊平，也即底表面120b和11Ob可以處于同一平面內。[0041]電子器件120例如可以是任何半導體裝置(例如基于S1、SiC、GaN、SiGe的半導體裝置)、任何無源器件(例如電感器、電阻器、電容器、時鐘)、任何MEMS裝置(例如加速傳感器、g-傳感器、p-傳感器、SAW裝置(SurfaceAcousticWave)、BAW(BulkAcousticWave))、被封裝的裝置(例如VQFN、TSLP、嵌設的裝置)、芯片疊(chipstack)、豎直的接觸元件等。電子器件120的數量可以是一個或一個以上。在半導體裝置封裝結構100的頂側上、例如在包封結構110的頂側上可以布置附加構件(圖1中未示出)。[0042]半導體裝置封裝結構100的外部端子130可以實施成焊料凸塊，該焊料凸塊附接至電性互連結構150、例如電性再分配結構。盡管圖中未示出，但是尤其在電性互連結構150實施成裝置承載部(也即沒有電性再分配結構)的情況下，外部端子130還可以實施成電性互連結構150的引線或墊。[0043]半導體裝置封裝結構100可以實施成球柵陣列(BGA)封裝結構100。特別地，半導體裝置封裝結構100可以是嵌設在球柵陣列(eBGA)封裝結構中的電子器件。[0044](第一)半導體芯片140例如可以以倒裝方式結合至電性互連結構150。在這種情況下，半導體芯片140還可以稱作“倒裝在封裝結構下方的芯片(flip-chipunderpackage)”(FUP)。半導體芯片140可以具有面向電性互連結構150的第一主面140a(FUP的底面)以及面向應用板(未示出)的第二主面140b(FUP的頂面)，半導體裝置封裝結構100將安裝在該應用板上。[0045]由此，半導體芯片140利用了電性互連結構150下方的空間，也即半導體芯片140位于應用板(未示出)與電性互連結構150之間的空間內。由此，半導體芯片140可利用電性互連結構150在它的第一主面150a處以及它的第二主面150b處提供電連接的能力。由于外部端子130(例如球柵陣列)可能沒有在半導體裝置封裝結構100的整個占據區域上分布，因此半導體芯片140可以定位在沒有外部端子130的占據區段上。[0046]此外，半導體芯片140可以不涉及(voidof)任何包封結構110。如圖1所示，大部分包封結構或全部包封結構可以位于電性互連結構150上方，而半導體芯片140可以位于電性互連結構150下方。換言之，延伸穿過半導體裝置封裝結構100的任何水平面最多只可能與半導體芯片140和包封結構110中的一個相交，而不可能與兩者同時相交。[0047]半導體芯片140可以設置有在第一半導體芯片140的第二主面140b的至少一部分上延伸的金屬層(未示出)。如下文所更詳細描述的，該金屬層可以在熱量通過熱鏈接結構(未示出)從半導體芯片140和/或電子器件120傳輸給應用板(未示出，半導體裝置封裝結構100將安裝在該應用上)時提供較低的過渡熱阻。同時，在具有該金屬層的情況下，該金屬層可以提供構造成能通過熱鏈接結構(未示出)電連接至應用板(未示出)的半導體芯片電極，在這種情況下，所述熱鏈接結構還用作向應用板的電連接結構。換言之，設置在半導體芯片140的第二主面140b上的金屬層(未示出)可以選擇性地形成半導體裝置封裝結構100的另一外部端子。[0048]圖2示出半導體裝置封裝結構200的一示例。該半導體裝置封裝結構200可以被理解成半導體裝置封裝結構100的一個更具體的示例，并且除非另有說明，否則上文結合圖1所說明的所有特征同樣適用于半導體裝置封裝結構200，反之亦然。[0049]在半導體裝置封裝結構200中，電性互連結構150例如由電性再分配結構250形成。該電性再分配結構250例如可以包括一個或一個以上金屬化層251和/或一個或一個以上介電(或絕緣)層252_1、252_2。[0050]金屬化層251可包括或可以是金屬材料、如銅或鋁。金屬化層251可以構造用于接地、電流和/或信號的再分配。也就是說，半導體芯片140的芯片電極241、242、243可以連接至金屬化層251的導電通路。金屬化層251的導電通路例如可以構造成能夠導通至半導體裝置封裝結構200的一個或一個以上外部端子130(例如焊料沉積物)。此外，金屬化層251的一些導電通路可以用作內部互連結構、即用作對電子器件120的互連結構。例如，金屬化層251的導電通路可以通過延伸穿過(例如最上)介電層252_1的電氣貫通連接結構253而與電子器件120的電極221、222、223互連(所述電子器件120例如為無源或有源的半導體芯片)。[0051]電性再分配結構250的介電(或絕緣)層252_1、252_2可包括或可以是聚合物材料(例如聚酰亞胺、環氧樹脂、有機硅等)。(最下)介電層252_2可以例如為焊料阻止層，該焊料阻止層具有用于焊料沉積物130的開口，所述焊料沉積物130構造成能夠連接至應用板(未示出)。如果有多個金屬化層251(RDL)包含在電性再分配結構250中，那么金屬化層251可以通過介電(或絕緣)層252_1、252_2彼此隔開。金屬化層251的厚度可以等于或大于或小于15μπι、10μηι、5μηι、2μηι。介電(或絕緣)層252_1、252_2的厚度可以等于或大于或小于15μηι、ΙΟμπι、5μηι、2μηι。[0052]如圖2所示，電性再分配結構250例如可以在半導體裝置封裝結構200的整個底表面上延伸。半導體裝置封裝結構200的側面可以由包封結構110和電性再分配結構250的邊緣面形成。此外，如圖2所示，半導體裝置封裝結構200可以是擴散型(fan-out)封裝結構、SP為這樣一種球柵陣列(BGA)封裝結構，該球柵陣列(BGA)封裝結構的焊料沉積物130與嵌設的器件120的圓周上的豎直突起相交或位于所述豎直突起外側。[0053]圖3示出半導體裝置封裝結構300的底表面的平面圖。該半導體裝置封裝結構300還以剖視圖在圖3的上部示出。該半導體裝置封裝結構300可以為BGA封裝結構。如圖3所示，外部端子130(焊料沉積物)以規律的圖案布置在電性互連結構150的、例如由電性再分配結構250形成的電性互連結構150的第二主面150b處。球柵陣列的可以具有圍出封裝結構300的底部的沒有焊料沉積物130的內區的框架形狀。在圖3示出的示例中，該區用來容置兩個半導體芯片140、即第一半導體芯片140_1和第二半導體芯片140_2。半導體芯片140_1、140_2均對應于上文所說明的半導體芯片140，并且參考上述內容以避免重述。并且，第一半導體芯片140j和第二半導體芯片140_2可以構造成能夠電連接至應用板(未示出)并且由此可以在它們的面向應用板的第二主面140b處配置有金屬層。[0054]盡管半導體裝置封裝結構300例如為一種無引線的BGA封裝結構，但是它也可以實施成有引線的封裝結構、和/或以上文針對封裝結構100、200所說明的所有實施方式和所有特征來實現。由此，參考上述說明以避免重述。[0055]圖4示出一示例性半導體裝置封裝結構400。該半導體裝置封裝結構400等同或類似于半導體裝置封裝結構200，除了底部填充材料460布置在電性互連結構150(例如電性再分配結構250)與半導體芯片140之間之外。底部填充材料460可以完全填充電性互連結構150與半導體芯片140之間的空間。底部填充材料460可以例如在后續加工步驟如半導體裝置封裝結構400的回流焊的過程中提供對抗環境侵害的保護。此外，底部填充材料460可以增加電性互連結構150(例如電性再分配結構250)與半導體芯片140之間的電連接與機械連接的可靠性。[0056]此外，圖4示出在它的第二主面140b處配置金屬層441的半導體芯片140。金屬層441可以是半導體芯片140的電極、或者可以簡單地為沒有用來將半導體芯片140電連接至應用板而用來將熱從半導體芯片140有效地轉移至應用板的金屬層。金屬層441例如可以覆蓋半導體芯片140的第二主面140b的面積的50%、60%、70%、80%、90%、95%或大于50%、60%、70%、80%、90%、95%。[0057]圖5示例性示出布置在半導體芯片140的第一主面140a處的芯片電極241、242和243(243未示出)。芯片電極241、242、243例如可以由鋁、銅、祖、六11制成。芯片電極242、242、243的節距P例如為約300μπι、200μπι、150μπι、120μπι、IΟΟμπι、80μπι、60μπι，公差例如為±2μπι、±5μπι、土ΙΟμπι、±20μηι、±30μηι。半導體芯片140的第一主面140a可以由硬鈍化層510、例如由氧化硅、氮化硅等制成的無機絕緣層提供，硬鈍化層510的(例如圓盤狀的、方形的等)開口的直徑或側向尺寸Xl例如為約65μπι，這與所述節距(例如為120μπι)對應。[0058]聚合物層520可以覆蓋硬鈍化層510以及硬鈍化層510上的開口。聚合物層520可以設置有暴露芯片電極241、242、243的開口。開口可以形成為例如圓柱形、八角形等(在此，只有用于芯片電極241的開口被示出)，其直徑Χ2略小于側向尺寸XI。聚合物層520的開口可以被金屬結構530填充。金屬結構530的標稱厚度T例如小于或大于約4μηι、8μηι、15μηι、25μηι。金屬結構530例如可以由銅、銅合金、N1、或任何金屬疊層制成。芯片電極241與金屬結構530之間可以施加例如由T1、WTi制成的擴散阻擋結構。金屬結構530可以在聚合物層520上方側向突出并且其頂側直徑X3略大于側向尺寸XI，所述頂側直徑X3例如為約2μπι、5μπι、10μπι、20μπι、50μπι。例如由SAC(SnAgCu)或其它焊接材料制成的焊料沉積物540可以施加至金屬結構530的頂部。焊料沉積物540的標稱高度!1可以根據節距?和尺寸乂3例如為54111、1(^111、2(^111、3(^111、50μπι。半導體裝置封裝結構400的電性互連結構150制備成能夠與焊料沉積物540焊接(例如任何焊料/焊料合金、NiAu焊盤表面處理(NiAu-padfinish)、NiPdAu焊盤表面處理(NiPdAupadfinish)、Ag表面處理(Ag-padfinish)、OSP表面處理(OSP-finish,OSP:OrganicSurfaceProtect1n))。對于本領域技術人員顯而易見的是，相關的金屬化可以施加至半導體芯片140或施加至電性互連結構150、或者施加至半導體芯片140和電性互連結構150兩者。[0059]具有如圖5所示的第一主面140a的半導體芯片140然后通過回流焊工藝倒裝式結合至電性互連結構150。在回流處理后，架空高度(bumpheight，即聚合物層520與(最下)電性互連結構150的介電層252_2之間的間距)可以為約2μπι、5μπι、IΟμπι、20ym、50μπι。由此，在圖4中，該架空高度限定將被填充底部填充材料460的空間。[0060]如已經說明并在圖3中示例性示出的，第一、第二半導體芯片140_1、140_2可以結合、例如倒裝式結合至電性互連結構150。圖6示出裝配有第一半導體芯片140_1和第二半導體芯片140_2的半導體裝置封裝結構600的一具體示例。該半導體裝置封裝結構600可以設計成集成一半橋結構。第一半導體芯片140_1可以具有第一負載電極(例如源電極SI)、控制電極(例如柵電極)C1和第二負載電極(例如漏電極Dl)并且第二半導體芯片140_2可以具有第一負載電極(例如源電極S2)、控制電極(例如柵電極)C2和第二負載電極(例如漏電極D2)。第一半導體芯片140_1的第二負載電極(例如漏電極D1)、第二半導體芯片140_2的第一負載電極(例如源電極S2)以及第二半導體芯片140_2的控制電極C2可以電連接至電性互連結構150如電性再分配結構250。第一半導體芯片140_1的第一負載電極(例如源電極SI)、第一半導體芯片140_1的控制電極Cl以及第二負載電極(例如漏電極D2)可以背向半導體裝置封裝結構600并且可以構造成能夠電連接至應用板(未示出)。[0061]一般而言，當兩個或兩個以上半導體芯片140j、140_2設置在裝置封裝結構的底部處時，第一半導體芯片140_1和第二半導體芯片140_2可以側向隔開地或層疊地布置。如果布置成半導體芯片疊層(未示出)，則上面的第一半導體芯片140_1和下面的第二半導體芯片140_2可以通過布置在半導體芯片140_1、140_2的匹配的芯片電極之間的焊料結合結構互連。[0062]圖7示出例如實施在半導體裝置封裝結構600中的半橋結構的基本電路700。該半橋布置在節點NI(例如大地)與節點N2(例如供給電壓Vdd)之間。基本電路700包括兩個串聯連接的開關SWl和SW2。第一半導體芯片140_1可以實施成低壓側開關SWl并且第二半導體芯片140_2可以實施成高壓側開關SW2。然后，與圖6的半導體裝置封裝結構600對比，節點NI可以是第一半導體芯片140j的源電極SI，節點N2可以是第二半導體芯片140_2的漏電極D2，并且布置在兩個開關SWl與SW2之間的節點N3由電性互連結構150、尤其是電性再分配結構250的一個或一個以上金屬化層251實施。節點N3可以選擇性地用于由電子器件120所感測的電壓。例如，高壓側開關SW2和/或低壓側開關SWl可以由N-MOSFET實施。半導體芯片140_1、140_2均可以例如為功率芯片。[0063]施加在節點~1與節點吧之間的電壓可以等于或大于3￥、5￥、12￥、30￥、50￥、100￥、300V、500V、1000V。特別地，如果半導體裝置封裝結構600集成DC-DC轉換器或者是DC-DC轉換器，那么施加在節點NI與N2之間的電壓可以在例如3-30V之間的范圍內。此外，如果半導體裝置封裝結構600為AC-DC轉換器，那么施加在節點NI與N2之間的電壓例如可以在20-300V之間的范圍內。[0064]圖8是圖7所示的電路700的示例性且更詳細的展示并且適用于本文所描述的半導體裝置封裝結構100-400、600。低壓側(LS)開關SWl可以由LSMOSFET實施并且高壓側(HS)開關SW2可以由HSMOSFET實施。LSMOSFET的柵極(控制電極Cl)由柵極驅動器⑶I驅動并且HSMOSFET的柵極(控制電極C2)由柵極驅動器⑶2驅動。柵極驅動器Dl和D2由邏輯器LOG控制。邏輯器LOG可以接收例如外部PffM(脈寬調制的)信號。[0065]例如，邏輯器LOG可以實施成一個電子器件120并且柵極驅動器GD1、GD2可以實施成另一個電子器件120。在這種情況下，兩個電子器件120(例如半導體芯片)可以嵌設在半導體裝置封裝結構100、600中。在其它實施例中，DC-DC轉換器元件(HS、LS、驅動器、控制單元)集成在半導體芯片140中并向電子器件120(例如嵌設在包封結構110中的微控制器)供給相關的電壓。此外，柵極驅動器GDl和GD2以及邏輯器LOG還可以實施成一個電子器件、例如一個半導體芯片，這樣的電子器件可以與嵌設在包封結構110中的電子器件120并排布置或與半導體芯片140并排布置。[0066]需要說明的是，下源電極S1、下柵電極Cl和下漏電極D2(參見例如，圖6)的設計允許較低的感應寄生和電阻寄生以及對應用板(未示出)高效的散熱性。此外，可以建立較低的漏極與源極之間的導通電阻)，這是因為應用板上的電連接較短。電路板上溫度循環(temperaturecyclingonboard，TCoB)的可靠性可以通過將第一、第二半導體功率芯片140j和140_2布置在封裝結構的靠近封裝結構中心(還稱之為“中性點”)的中心區域中而得以優化。[0067]在本文所說明的所有實施方式中，半導體裝置封裝結構100-400、600可以構造成能夠以導熱材料位于半導體芯片140、140_1、140_2與應用板之間并連接半導體芯片140、140_1、140_2與應用板地安裝在應用板上。[0068]所述導熱材料可以是導電材料、尤其是焊料或導電粘合劑。例如，導熱材料例如可以是焊料如六11311、34(]、48311、(]11311、48111、411111、311111、(]11111、4113;[、311、或411、或者是導電膏，該導電膏含有分布在聚合物材料或低溫燒結膏(所謂的納米膏)中的金屬顆粒。[0069]此外，所述導熱材料可以是電絕緣材料(在金屬層441沒有形成芯片電極或者在沒有將金屬層441設置在半導體芯片140上時尤為如此)。所述電絕緣材料尤其可以為填充有陶瓷顆粒的聚合物材料。[0070]圖9示出其上將安裝半導體裝置封裝結構100-400、600的應用板900例如母板。應用板900例如可以是PCB、或者別的類型的應用板如陶瓷襯底等。應用板900可包括絕緣板襯底910如纖維增強絕緣聚合物板。應用板900還可包括一個或一個以上金屬層，在這些金屬層中，至少最上金屬層構造成導電通路或導電區920。應用板900還可包括暴露導電通路或導電區920的頂部絕緣層930。應用板900還可包括電通路和/或熱通路，所述電通路和/或熱通路在豎直方向上穿過板襯底910的至少一部分將兩個或兩個以上金屬層互連。為了簡化，電通路和/或熱通路或多個金屬層均沒有在圖9中示出。應用板900的不具有與半導體芯片140的第二主表面140b的電連接的區域可以用來布置應用板900中的通路(圖中未示出)，從而使得應用板900具有更高程度的傳導能力。[0071]圖1OA和1B示出導熱材料1010被施加至應用板900的暴露的導電通路或導電區920。導熱材料1010可以如圖1OA所示那樣作為連續層施加在應用板900的一區域上、或者如圖1OB所示那樣以陣列圖案施加在應用板900的一區域上。導熱材料1010還可以選擇性地施加在導電通路或導電區920的構造成能夠在應用板900上形成用于外部端子130的結合墊的暴露區域上。[0072]導熱材料11可以利用多種技術來施加。導熱材料11可以通過絲網印刷或模板印刷而沉積在應用板900上。又例如，導熱材料1010可以通過印刷、分配、等離子束工藝、電鍍、或無電沉積等技術沉積在應用板900上或半導體芯片140的第二主面140b(未示出)上。[0073]參見圖11，然后將半導體裝置封裝結構100-400、600對齊在應用板900上方。在隨后的步驟中，半導體裝置封裝結構100-400、600可以向下布置在應用板900上并例如通過SMD(SurfaceMountableDevice)安裝工藝安裝至應用板900。該安裝工藝使得第一半導體芯片140可以借助導熱材料1010與應用板900熱連接。[0074]所述安裝工藝例如可以是回流焊工藝(reflowprocess)、燒結工藝或固化工藝。安裝處理可以通過施加熱來執行。如果采用回流焊工藝來處理的話，那么半導體裝置封裝結構100-400、600的焊料沉積物(外部端子130)與導熱材料1010(也可以是焊接材料)可以并行熔化并結合至應用板900。[0075]還可能的是，電絕緣導熱材料1010可以被使用，并且利用回流焊工藝將外部端子130(例如焊料沉積物)焊接至應用板900同時將該導熱材料1010例如通過固化工藝與應用板900和第一半導體芯片互連。如果導熱材料1010是電絕緣性的，那么用于傳導信號的電通路和傳導通路(也)可以在導熱材料1010下方的區域中提供在應用板900上。這可以增強應用板900的信號傳導能力。[0076]圖12示出一種半導體裝置組件1200，該半導體裝置組件1200包括半導體裝置封裝結構100-400、600以及其上安裝半導體裝置封裝結構100-400、600的應用板900。導熱材料1010位于半導體芯片140與應用板900之間并連接至半導體芯片140和應用板900。例如，如果是半導體功率裝置封裝結構600的話，那么導熱材料1010例如可以是相應地施加在SI與對應的導電通路920之間、Cl與對應的導電通路920之間、以及D2與對應的導電通路920之間的焊接材料。[0077]例如，在安裝處理(例如回流焊處理)后，電性互連結構150(例如電性再分配結構250)與應用板900之間的距離Gl可以等于或大于或小于100μπι、120μπι、140μπι、160μπι、180μπι、200μπι、220μπι、240μπι。電性互連結構150與半導體芯片140之間的距離G2例如可以位于從15μm至80μπι的范圍內。半導體裝置組件1200上導熱材料1010的厚度(即安裝處理后)例如可以等于或小于或大于40μηι、60μηι、80μηι、ΙΟΟμπι。需要說明的是，如果外部端子130由焊料沉積物形成的話，那么在安裝處理后，焊料沉積物就是呈壓塌狀的焊料結合結構130’。[0078]盡管多個具體實施例已經在此被示出和說明，但是將被本領域普通技術人員所理解的是，多種替代實施方式和/或等同實施方式可以代替示出和描述的具體實施例而沒有脫離本發明的宗旨。本申請旨在覆蓋任何改型、變型以及在此說明的實施例的組合。例如，任何類型和數量的“位于封裝結構下的”半導體芯片140、140_1、140_2、電子器件120以及用于將半導體裝置封裝結構100_400、600結合至應用板900的導熱材料1010可以被各種實施例涵蓋。【主權項】1.一種半導體裝置的封裝結構，所述半導體裝置的封裝結構包括:電子器件；電性互連結構，所述電子器件附接至所述電性互連結構，所述電性互連結構構造成能夠將所述電子器件電耦接至所述半導體裝置的封裝結構的外部端子，所述電性互連結構具有面向所述電子器件的第一主面和與所述第一主面相反的第二主面；以及面向所述電性互連結構的所述第二主面的第一半導體芯片。2.根據權利要求1所述的半導體裝置的封裝結構，其特征在于，所述半導體裝置的封裝結構還包括:包封結構，所述電子器件至少部分地嵌設在所述包封結構中。3.根據權利要求1或2所述的半導體裝置的封裝結構，其特征在于，所述第一半導體芯片安裝至所述電性互連結構。4.根據前述權利要求中任一項所述的半導體裝置的封裝結構，其特征在于，所述電性互連結構是電性再分配結構。5.根據前述權利要求中任一項所述的半導體裝置的封裝結構，其特征在于，所述第一半導體芯片是功率芯片。6.根據前述權利要求中任一項所述的半導體裝置的封裝結構，其特征在于，所述第一半導體芯片是一種在所述第一半導體芯片的面向所述電性互連結構的第一主表面處至少具有第一芯片電極并在與所述第一主表面相反的第二主表面處至少具有第二電極的豎直目.ο7.根據前述權利要求中任一項所述的半導體裝置的封裝結構，其特征在于，所述半導體裝置的封裝結構還包括:底部填充材料，所述底部填充材料布置在所述電性互連結構與所述第一半導體芯片之間。8.根據前述權利要求中任一項所述的半導體裝置的封裝結構，其特征在于，所述第一半導體芯片沒有涉及包封結構。9.根據前述權利要求中任一項所述的半導體裝置的封裝結構，其特征在于，所述半導體裝置的封裝結構還包括:面向所述電性互連結構的所述第二主面的第二半導體芯片。10.根據權利要求9所述的半導體裝置的封裝結構，其特征在于，所述第一半導體芯片和所述第二半導體芯片側向隔開地或疊置地布置。11.根據前述權利要求中任一項所述的半導體裝置的封裝結構，其特征在于，所述電性互連結構構造成能夠將所述第一半導體芯片電連接至所述封裝結構的所述外部端子。12.根據前述權利要求中任一項所述的半導體裝置的封裝結構，其特征在于，所述電性互連結構構造成能夠將所述第一半導體芯片電連接至所述電子器件。13.根據前述權利要求中任一項所述的半導體裝置的封裝結構，其特征在于，所述電子器件是半導體芯片、尤其是邏輯電路、驅動器電路、功率電路、或集成無源裝置。14.根據前述權利要求中任一項所述的半導體裝置的封裝結構，其特征在于，所述半導體裝置包括電壓轉換器、尤其是DC-DC轉換器或AC-DC轉換器。15.一種半導體裝置組件，所述半導體裝置組件包括:根據前述權利要求中任一項所述的半導體裝置的封裝結構；應用板，所述半導體裝置的封裝結構安裝在所述應用板上；以及位于所述第一半導體芯片與所述應用板之間的導熱材料。16.根據權利要求15所述的半導體裝置組件，其特征在于，所述導熱材料是導電材料、尤其是焊接材料或導電粘合劑。17.根據權利要求15所述的半導體裝置組件，其特征在于，所述導熱材料是電絕緣材料、尤其是填充有陶瓷顆粒的聚合物材料。18.根據權利要求15至17中任一項所述的半導體裝置組件，其特征在于，在所述第一半導體芯片下方的區域中，所述應用板包括導電通路。19.一種將半導體裝置的封裝結構組裝至應用板的方法，所述方法包括:提供根據前述權利要求中任一項所述的半導體裝置的封裝結構；在所述應用板的一區域上沉積導熱材料；在所述區域上將所述半導體裝置的封裝結構布置在所述應用板上;并且將所述半導體裝置的封裝結構電性地且機械地連接至所述應用板，其中，所述導熱材料將所述第一半導體芯片與所述應用板的所述區域互連。20.根據權利要求19所述的方法，其特征在于，所述導熱材料是焊接材料;并且將所述半導體裝置的封裝結構電性地且機械地連接至所述應用板包括將所述第一半導體芯片焊接至所述應用板的所述區域。【文檔編號】H01L23/367GK105845661SQ201610069198【公開日】2016年8月10日【申請日】2016年2月1日【發明人】G·貝爾,P·奧西米茨【申請人】英飛凌科技股份有限公司