具有焊線的芯片結構的制作方法
【專利摘要】本發明公開一種具有焊線的芯片結構，包括一芯片、第一金屬層、第二金屬層及焊線。第一金屬層配置于芯片上，第一金屬層的材料包括鎳或鎳合金。第二金屬層配置于第一金屬層上，第二金屬層的材料包括銅、銅合金、鋁、鋁合金、鈀或鈀合金。焊線連接于第二金屬層，焊線的材料包括銅或銅合金。
【專利說明】
具有焊線的芯片結構
技術領域
[0001]本發明涉及一種芯片結構，且特別是涉及一種具有焊線的芯片結構。
【背景技術】
[0002]由于石油耗盡的危機，汽車節能科技為現階段人類文明發展最重要的目標。隨著人口結構集中于都市，人們每天的乘車通勤時間逐漸增加，且人口的老年化使得行車時間更為拉長，因此著重車體空間、安全與節能的個人電動車正逐漸發展，業界與研究單位都積極投入此相關技術的研發。
[0003]打線接合為車用功率模塊的其中一項關鍵技術。以往大多通過鋁焊線進行車用功率模塊的打線接合，但隨著近來車用功率模塊的功率大幅增加，業界逐漸嘗試使用熔點較高且導電性較好的銅焊線取代鋁焊線。然而，銅焊線與芯片上的鋁接墊之間的界面在高功率的車用功率模塊的高溫工作環境下易產生化學反應生成介金屬化合物，此化學反應導致銅焊線與鋁接墊之間產生孔洞而破壞其接合強度。此外，銅焊線的硬度高于鋁接墊的硬度，這代表在打線過程中銅焊線較不易變形，故需增加打線時的接合力才能使銅焊線產生足夠變形量而達到良好的接合強度，然此舉可能引發較大的應力集中而破壞硬度較低的鋁接墊或對鋁接墊下方的芯片造成損害。
【發明內容】
[0004]本發明的目的在于提供一種芯片結構，其焊線可維持良好的接合強度，且可避免芯片在打線制作工藝中受到損害。
[0005]為達上述目的，本發明的芯片結構包括芯片、第一金屬層、第二金屬層及焊線。第一金屬層配置于芯片上，第一金屬層的材質包括鎳或鎳合金。第二金屬層配置于第一金屬層上，第二金屬層的材質包括銅或銅合金。焊線連接于第二金屬層，焊線的材質包括銅或銅
I=IO
[0006]本發明的芯片結構包括芯片、第一金屬層、第二金屬層及焊線。第一金屬層配置于芯片上，第一金屬層的材質包括鎳或鎳合金。第二金屬層配置于第一金屬層上，第二金屬層的材質包括鋁或鋁合金。焊線連接于第二金屬層，焊線的材質包括銅或銅合金。
[0007]本發明的芯片結構包括芯片、第一金屬層、第二金屬層及焊線。第一金屬層配置于芯片上，第一金屬層的材質包括鎳。第二金屬層配置于第一金屬層上，第二金屬層的材質包括鈀或鈀合金。焊線連接于第二金屬層，焊線的材質包括銅或銅合金。
[0008]在本發明的一實施例中，上述的焊線的線徑大于等于102微米。
[0009]在本發明的一實施例中，上述的焊線通過楔型焊(wedge bond)制作工藝而連接于第二金屬層。
[0010]在本發明的一實施例中，上述的芯片結構還包含接墊，配置于芯片與第一金屬層之間，接墊的材質包括鋁或鋁合金或銅或銅合金。
[0011]在本發明的一實施例中，上述的芯片為功率半導體。
[0012]基于上述，在本發明的芯片結構中，接墊上配置了第一金屬層，第一金屬層的材料為鎳或鎳合金而使第一金屬層具較高硬度，如此可通過第一金屬層吸收打線時的接合力，以避免接墊及位于接墊下方的芯片在打線制作工藝中受到損害。此外，本發明在第一金屬層上配置了用以與焊線接合的第二金屬層，第二金屬層的材料為銅、銅合金、鋁、鋁合金、鈀或鈀合金而使第二金屬層易于與焊線相接合，如此可避免材料為銅或銅合金的焊線與材料為鋁、鋁合金、銅或銅合金的接墊直接相接合而導致其間的界面在高溫工作環境下因化學反應產生缺陷降低可靠度，故可使焊線維持良好的接合強度。
[0013]為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附的附圖作詳細說明如下。
【附圖說明】
[0014]圖1為本發明一實施例的芯片結構的示意圖；
[0015]圖2為圖1的芯片結構配置于基板上的示意圖。
[0016]符號說明
[0017]50:基板
[0018]100:芯片結構
[0019]110:芯片
[0020]120:接墊
[0021]130:第一金屬層
[0022]140:第二金屬層
[0023]150:焊線
[0024]160:接合層
【具體實施方式】
[0025]圖1是本發明一實施例的芯片結構的示意圖。請參考圖1，本實施例的芯片結構100包括芯片110、第一金屬層130、第二金屬層140及焊線150。接墊120配置于芯片110上，第一金屬層130配置于芯片110上，第一金屬層130的材料例如為鎳或鎳合金。第二金屬層140配置于第一金屬層130上，第二金屬層140的材料例如為銅、銅合金、鋁、鋁合金、鈀或鈀合金。焊線150例如通過楔型焊(wedge bond)制作工藝而連接于第二金屬層140，焊線150的材料例如為銅或銅合金，且焊線150的線徑例如大于102微米以適用于高功率模塊裝置。芯片結構100還包括接墊120，接墊120配置于第一金屬層130與第二金屬層140之間。接墊120的材料例如為鋁、鋁合金、銅或銅合金。
[0026]由于配置于接墊120上的第一金屬層130的材料為鎳或鎳合金而使第一金屬層130具較高硬度，故可通過第一金屬層130吸收打線時的接合力，以避免接墊120或位于接墊120下方的芯片110在打線制作工藝中受到損害。此外，由于配置于第一金屬層130上的第二金屬層140的材料為銅、銅合金、鋁、鋁合金、鈀或鈀合金而使第二金屬層140易于與焊線150相接合，故可避免材料為銅或銅合金的焊線150與材料為鋁、鋁合金、銅或銅合金的接墊120直接相接合而導致其間的界面在高功率裝置的高溫工作環境下因化學反應產生缺陷降低可靠度，以使焊線150維持良好的接合強度。具體而言，本實施例的芯片結構100通過上述配置方式可在攝氏-55?125度的溫度循環測試下具有良好的可靠度。
[0027]在本實施例中，可將材料為銅的第二金屬層140搭配材料為銅的焊線150、將材料為銅的第二金屬層140搭配材料為銅合金的焊線150、將材料為銅合金的第二金屬層140搭配材料為銅的焊線150、將材料為銅合金的第二金屬層140搭配材料為銅合金的焊線150、將材料為鋁的第二金屬層140搭配材料為銅的焊線150、將材料為鋁的第二金屬層140搭配材料為銅合金的焊線150、將材料為鋁合金的第二金屬層140搭配材料為銅的焊線150、將材料為鋁合金的第二金屬層140搭配材料為銅合金的焊線150、將材料為鈀的第二金屬層140搭配材料為銅的焊線150、將材料為鈀的第二金屬層140搭配材料為銅合金的焊線150、將材料為鈀合金的第二金屬層140搭配材料為銅的焊線150，或將材料為鈀合金的第二金屬層140搭配材料為銅合金的焊線150，本發明不對此加以限制。
[0028]在本實施例中，材料為鎳或鎳合金的第一金屬層130除了如上述般通過其較高的硬度來保護其下方的芯片120免于因打線時的接合力而損壞，第一金屬層130也可視為位于接墊120與第二金屬層140之間的擴散阻絕層(diffus1n barrier layer)，用以避免接墊120與第二金屬層140間的金屬相互擴散。
[0029]圖2繪示圖1的芯片結構配置于基板上。圖1所示的芯片結構100例如應用于車用功率模塊，其中芯片結構100適于如圖2所示通過接合層160而配置于車用功率模塊的基板50上并通過焊線150電連接于基板50上的電性接點或其它電子元件，芯片110例如為絕緣棚■雙極晶體管(Insulated Gate Bipolar Transistor，IGBT)、二極管(D1des)、金屬氧化物場效應晶體管(MOSFET)或其它種類的功率半導體，基板50例如為覆銅陶瓷基板(Direct Bonded Copper, DBC)或其它種類的陶瓷基板。在其它實施例中，芯片110可為其它形式的芯片且芯片結構100可應用于其它種類的裝置，本發明不對此加以限制。
[0030]綜上所述，在本發明的芯片結構中，接墊上配置了第一金屬層，第一金屬層的材料為鎳或鎳合金而使第一金屬層比接墊具較高硬度，如此可通過第一金屬層吸收打線時的接合力，以避免位于接墊下方的芯片在打線制作工藝中受到損害。此外，本發明在第一金屬層上配置了用以與焊線接合的第二金屬層，第二金屬層的材料為銅、銅合金、鋁、鋁合金、鈀或鈀合金而使第二金屬層易于與焊線相接合，如此可避免材料為銅或銅合金的焊線與材料為鋁、鋁合金、銅或銅合金的接墊直接相接合而導致其間的界面在高溫工作環境下因化學反應產生缺陷降低可靠度，故可使焊線維持良好的接合強度。
[0031]雖然結合以上實施例公開了本發明，然而其并非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和范圍內，可作些許的更動與潤飾，故本發明保護范圍應當以附上的權利要求所界定的為準。
【主權項】
1.一種芯片結構，包括: 芯片； 第一金屬層，配置于該芯片上，該第一金屬層的材料包括鎳或鎳合金； 第二金屬層，配置于該第一金屬層上，該第二金屬層的材料包括銅或銅合金；以及 焊線，連接于該第二金屬層，該焊線的材料包括銅或銅合金。2.如權利要求1所述的芯片結構，其中該焊線的線徑大于102微米。3.如權利要求1所述的芯片結構，其中該焊線通過楔型焊制作工藝而連接于該第二金屬層。4.如權利要求1所述的芯片結構，還包含接墊，配置于該芯片與該第一金屬層之間，該接墊的材料包括鋁或鋁合金或銅或銅合金。5.如權利要求1所述的芯片結構，其中該芯片為功率半導體。6.—種芯片結構，包括: 芯片； 第一金屬層，配置于該芯片上，該第一金屬層的材料包括鎳或鎳合金； 第二金屬層，配置于該第一金屬層上，該第二金屬層的材料包括鋁或鋁合金；以及 焊線，連接于該第二金屬層，該焊線的材料包括銅或銅合金。7.如權利要求6所述的芯片結構，其中該焊線的線徑大于102微米。8.如權利要求6所述的芯片結構，其中該焊線通過楔型焊制作工藝而連接于該第二金屬層。9.如權利要求6所述的芯片結構，還包含接墊，配置于該芯片與該第一金屬層之間，該接墊的材料包括鋁或鋁合金或銅或銅合金。10.如權利要求6所述的芯片結構，其中該芯片為功率半導體。11.一種芯片結構，包括: 芯片； 第一金屬層，配置于該芯片上，該第一金屬層的材料包括鎳； 第二金屬層，配置于該第一金屬層上，該第二金屬層的材料包括鈀或鈀合金；以及 焊線，連接于該第二金屬層，該焊線的材料包括銅或銅合金。12.如權利要求11所述的芯片結構，其中該焊線的線徑大于102微米。13.如權利要求11所述的芯片結構，其中該焊線通過楔型焊制作工藝而連接于該第二金屬層。14.如權利要求11所述的芯片結構，還包含接墊，配置于該芯片與該第一金屬層之間，該接墊的材料包括鋁或鋁合金或銅或銅合金。15.如權利要求11所述的芯片結構，其中該芯片為功率半導體。
【文檔編號】H01L23/488GK105845653SQ201510013448
【公開日】2016年8月10日
【申請日】2015年1月12日
【發明人】林育民, 林柏丞, 張景堯
【申請人】財團法人工業技術研究院