圖案化方法、制造半導體器件的方法及半導體器件的制作方法

圖案化方法、制造半導體器件的方法及半導體器件的制作方法
【專利摘要】本發明提供了圖案化方法、制造半導體器件的方法以及半導體器件。所述圖案化方法包括：在襯底上形成刻蝕目標層；在刻蝕目標層上形成掩模圖案；以及使用掩模圖案作為刻蝕掩模對刻蝕目標層進行刻蝕以形成彼此間隔開的圖案。對刻蝕目標層的刻蝕處理包括利用入射能量在600eV至10keV的范圍內的離子束照射刻蝕目標層。在各掩模圖案之間的刻蝕目標層中形成凹進區，所述離子束以相對于襯底的頂面的第一角度入射至凹進區的底面，并以相對于凹進區的內側面的第二角度入射至凹進區的內側面。第一角度在50°至90°的范圍內，第二角度在0°至40°的范圍內。
【專利說明】圖案化方法、制造半導體器件的方法及半導體器件
[0001]相關申請的交叉引用
[0002]本申請要求于2015年I月23日提交至韓國知識產權局的韓國專利申請N0.10-2015-0011319的優先權，該申請全部內容以引用方式并入本文中。
技術領域
[0003]本發明構思涉及使用離子束的圖案化方法、利用該方法制造半導體器件的方法以及通過所述方法制造的半導體器件。
【背景技術】
[0004]由于對速度提高和/或功耗降低的電子裝置的需求增加，半導體器件需要更快的工作速度和/或更低的工作電壓。已經提出了滿足上述需求的磁性存儲器裝置。例如，磁性存儲器裝置可提供諸如減少的延遲和/或非易失性的技術優勢。因此，磁性存儲器裝置作為下一代存儲器裝置而興起。
[0005]磁性存儲器裝置包括磁性隧道結(MTJ)。磁性隧道結可包括兩層磁性層以及介于其間的隧道勢皇層。磁性隧道結的電阻可隨各磁性層的磁化方向而變化。例如，在各磁性層的磁化方向彼此反平行時的磁性隧道結的電阻高于在各磁性層磁化方向彼此平行時的磁性隧道結的電阻。電阻的這種差異可用于磁性存儲器裝置的數據存儲操作。然而，對于大量生產磁性存儲器裝置以及滿足磁性存儲器裝置具有更高集成度與更低功耗的特性的需求而言，仍需進行更多研究。例如，形成磁性隧道結需要對襯底上的構造進行精確的圖案化。

【發明內容】

[0006]本發明構思的一些實施例提供了用于去除刻蝕殘留物的圖案化方法。
[0007]本發明構思的其他實施例提供了高可靠性的半導體器件及其制造方法。
[0008]根據本發明構思的一些實施例，一種形成圖案的方法可包括:在襯底上形成刻蝕目標層;在所述刻蝕目標層上形成掩模圖案；以及使用所述掩模圖案作為刻蝕掩模對所述刻蝕目標層進行刻蝕，以形成彼此間隔開的圖案。對所述刻蝕目標層的刻蝕處理可以包括用離子束照射所述刻蝕目標層，所述離子束的入射能量在600eV至1keV的范圍內。
[0009]所述刻蝕處理可以包括在各掩模圖案之間的刻蝕目標層中形成凹進區，并且所述離子束可以以第一角度入射至所述凹進區的底面上并且可以以小于第一角度的第二角度入射至所述凹進區的內側面上。第一角度可以在約50°至約90°的范圍內，并且第二角度可以在約0°至約40°的范圍內。
[0010]在一些實施例中，離子束的入射能量可以大于IkeV。在一些實施例中，離子束的入射能量可以大于2keV，并且在一些實施例中離子束的入射能量可以大于5keV。
[0011]在一些實施例中，凹進區的內側面可以相對于襯底的頂面以第三角度傾斜。這里，第二角度可表示為Θ2 = 180°-Θ1-Θ3，其中Θ1、Θ2和Θ3分別代表第一角度、第二角度和第三角度。
[0012]在一些實施例中，當在截面圖中觀察時，所述凹進區可以具有在遠離所述襯底的頂面的方向上增加的寬度。
[0013]在一些實施例中，所述刻蝕目標層可包括導電材料。
[0014]在一些實施例中，所述刻蝕目標層可包括金屬元素。
[0015]在一些實施例中，所述離子束可包括氬(Ar)的正離子。
[0016]根據本發明構思的一些實施例，一種制造半導體器件的方法可包括:在襯底上形成磁性隧道結層;在所述磁性隧道結層上形成掩模圖案；以及使用所述掩模圖案作為刻蝕掩模對所述磁性隧道結層進行刻蝕，以形成彼此間隔開的各個磁性隧道結圖案。對所述磁性隧道結層的刻蝕處理可以包括利用離子束照射所述磁性隧道結層，所述離子束的入射能量處于約600eV至約1keV的范圍內。
[0017]所述刻蝕處理可包括在各掩模圖案之間的磁性隧道結中形成凹進區，并且所述離子束可以以第一角度入射至所述凹進區的底面中并且可以以小于第一角度的第二角度入射至所述凹進區的內側面中。第一角度可以在約50°至約90°的范圍內，第二角度可以在約0°至約40°的范圍內。
[0018]在一些實施例中，所述磁性隧道結層可包括:可堆疊在所述襯底上的第一磁性層和第二磁性層、以及介于所述第一磁性層與所述第二磁性層之間的隧道勢皇層。
[0019]在一些實施例中，離子束的入射能量可以大于IkeV。在一些實施例中，離子束的入射能量可以大于2keV，并且在一些實施例中離子束的入射能量可以大于5keV。
[0020]在一些實施例中，所述掩模圖案可包括導電材料。
[0021]在一些實施例中，凹進區的內側面可相對于所述襯底的頂面以第三角度傾斜。這里，第二角度可表示為Θ2 = 180°-Θ1-Θ3，其中Θ1、Θ2和Θ3分別代表第一角度、第二角度和第三角度。
[0022]在一些實施例中，所述離子束可包括氬(Ar)的正離子。
[0023]在一些實施例中，所述磁性隧道結圖案中的每一個可包括:可堆疊在所述襯底上的第一磁性圖案和第二磁性圖案、以及介于所述第一磁性圖案與所述第二磁性圖案之間的隧道勢皇圖案，并且所述第一磁性圖案和所述第二磁性圖案中的每一個可具有垂直于所述第二磁性圖案與所述隧道勢皇圖案之間的交界面的磁化方向。
[0024]在一些實施例中，所述磁性隧道結圖案中的每一個可包括:可堆疊在所述襯底上的第一磁性圖案和第二磁性圖案、以及介于所述第一磁性圖案與所述第二磁性圖案之間的隧道勢皇圖案，并且所述第一磁性圖案和所述第二磁性圖案中的每一個可具有平行于所述第二磁性圖案與所述隧道勢皇圖案之間的交界面的磁化方向。
[0025]根據本發明構思的一些實施例，一種半導體器件可以包括位于襯底上的上部電極、以及位于所述襯底與所述上部電極之間的磁性隧道結圖案。當在截面圖中觀察時，所述上部電極的最大寬度可以大于所述磁性隧道結圖案的最大寬度，并且所述上部電極可具有在遠離所述襯底的頂面的方向上增加的寬度。
[0026]在一些實施例中，所述磁性隧道結圖案可具有與所述襯底的頂面垂直的側面。
[0027]在一些實施例中，當在截面圖中觀察時，所述磁性隧道結圖案可具有在遠離所述襯底的頂面的方向上增加的寬度。
[0028]在一些實施例中，所述磁性隧道結圖案可包括:可堆疊在所述襯底上的第一磁性圖案和第二磁性圖案、以及介于所述第一磁性圖案與所述第二磁性圖案之間的隧道勢皇圖案，并且所述第一磁性圖案和所述第二磁性圖案中的每一個可具有垂直于所述第二磁性圖案與所述隧道勢皇圖案之間的交界面的磁化方向。
[0029]在一些實施例中，所述磁性隧道結圖案可包括:可堆疊在所述襯底上的第一磁性圖案和第二磁性圖案、以及介于所述第一磁性圖案與所述第二磁性圖案之間的隧道勢皇圖案，并且所述第一磁性圖案與所述第二磁性圖案中的每一個可具有平行于所述第二磁性圖案與所述隧道勢皇圖案之間的交界面的磁化方向。
[0030]在一些實施例中，所述器件還可包括:位于所述襯底與所述磁性隧道結圖案之間的下部電極;設置在所述襯底上并且通過所述下部電極電連接至所述磁性隧道結圖案的選擇元件；以及設置在所述襯底上并且通過所述上部電極電連接至所述磁性隧道結圖案的位線。
【附圖說明】
[0031]通過以下結合附圖的簡要描述，將更加清楚地理解各示例實施例。附圖表示了本文所述的非限制性示例實施例。
[0032]圖1、圖2和圖5是示出根據本發明構思的一些實施例的圖案化方法的截面圖。
[0033]圖3和圖4是圖2的部分A的放大截面圖。
[0034]圖6A是示出刻蝕目標層的刻蝕深度與離子束的入射能量之間的關系的曲線圖。
[0035]圖6B是示出相對于刻蝕目標層的表面呈角度的刻蝕目標層的刻蝕速度與離子束的入射能量之間的依賴關系的曲線圖。
[0036]圖7至圖10是示出利用根據本發明構思的一些實施例的圖案化方法制造半導體器件的方法的截面圖。
[0037]圖1lA是示出根據本發明構思的一些實施例的磁性隧道結圖案的截面圖。
[0038]圖1lB是示出根據本發明構思的另一些實施例的磁性隧道結圖案的截面圖。
[0039]圖12是示出利用根據本發明構思的一些實施例的圖案化方法制造的半導體器件的單位存儲器單元的電路圖。
[0040]圖13是示出利用根據本發明構思的一些實施例的圖案化方法制造的半導體器件的平面圖。
[0041]圖14是沿著圖13的線Ι-Γ截取的截面圖。
[0042]圖15是示出包括有根據本發明構思的一些實施例的半導體器件的電子系統的示意性框圖。
[0043]圖16是示出包括有根據本發明構思的一些實施例的半導體器件的存儲卡的示意性框圖。
[0044]應當注意的是，這些附圖旨在示出特定實施例中使用的方法、結構和/或材料的一般特性以及補充下文提供的書面說明。然而，這些附圖沒有按照比例，并且可以不精確反映任何給出的實施例的精確的結構特點或性能特點，并且不應解釋為限定或限制示例實施例所涵蓋的值或特性的范圍。例如，為了清楚起見，可以縮小或放大分子、層、區域和/或結構性元件的相對厚度和定位。不同附圖中的相似或相同的附圖標記的使用旨在表明存在相似或相同的元件或特征。
【具體實施方式】
[0045]現在將參照示出了示例實施例的附圖更加全面地描述本發明構思的各實施例。然而，本發明構思可以按照許多不同的形式實現，并且不應理解為限于本文所闡述的實施例；相反，提供這些實施例是為了使得本公開將是徹底和完整的，并且將向本領域普通技術人員充分傳達各示例實施例的構思。在附圖中，為了清楚起見，放大了層和區域的厚度。在附圖中，相同的附圖標記用于表示相同的元件，因此將省略其描述。
[0046]應當理解，當一個元件被稱作“連接至”或“親接至”另一元件時，所述一個元件可以直接連接至或直接親接至另一元件，或者也可以存在中間元件。與此相反，當一個元件被稱作“直接連接至”或“直接耦接至”另一元件時，則不存在中間元件。相同的附圖標記始終用于表示相同的元件。如本文所使用的那樣，術語“和/或”包括相關的所列項目中的一個或多個的任意和所有組合。應當按照相似的方式(例如，“位于……之間”相對于“直接位于……之間”，“鄰近于”相對于“直接鄰近于”，“位于……上”相對于“直接位于……上”)來理解用于表示各元件或各層之間的關系的其他詞語。
[0047]應當理解，雖然可在本文中使用術語“第一”、“第二”等來描述不同的元件、部件、區域、層和/或部分，但是這些元件、部件、區域、層和/或部分不應受限于這些術語。這些術語僅用于將一個元件、部件、區域、層和/或部分與另一個元件、部件、區域、層和/或部分區分開。因此，在不脫離示例實施例的教導的情況下，下面討論的第一元件、第一部件、第一區域、第一層和/或第一部分可以被稱作第二元件、第二部件、第二區域、第二層和/或第二部分。
[0048]為了便于描述，在本文中可以使用空間相對術語例如“之下”、“位于……下方”、“下部”、“位于……上方”、“上部”等，來描述附圖所示的一個元件或特征與另一個(一些)元件或特征之間的關系。應當理解，空間相對術語旨在涵蓋在使用或操作中的器件除附圖所示的指向之外的不同指向。例如，如果附圖中的器件被翻轉，則被描述為“在”另一些元件或特征“之下”或者“位于”另一些元件或特征“下方”的元件將指向為“在”另一些元件或特征“之上”。因此，示例性術語“之下”可以涵蓋“之上”和“之下”這兩種指向。器件可另外地進行指向(旋轉90度或以其他指向)，并相應地解釋本文所使用的空間相對描述詞。
[0049]本文所使用的術語僅用于描述特定實施例，而非旨在限制示例實施例。如本文所使用的那樣，除非上下文另外明確表示，否則單數形式“一個”、“一”和“該”也旨在包括復數形式。應當理解，當術語“包含”、“包含……的”、“包括”和/或“包括的”用于本說明書中時，其指示了存在所述特征、整體、步驟、操作、元件和/或部件，但并不排除存在或增加其他一個或多個特征、整體、步驟、操作、元件、部件和/或它們的組。
[0050]本文參照作為示例實施例的理想實施例(和中間結構)的示意圖的截面圖來描述本發明構思的示例。因此，由例如制造技術和/或公差而導致的示意圖中的形狀變化是可預期的。因此，示例實施例不應理解為限于本文示出的區域的特定形狀，而應當包括由例如制造而導致的形狀偏差。例如，附圖中示為矩形的注入區可具有圓形或曲線特征和/或其在邊緣處的注入濃度的梯度變化，而非從注入區到非注入區的二元變化。同樣地，通過注入形成的掩埋區可導致掩埋區與通過其發生注入的表面之間的區域中的一些注入。因此，附圖示出的區域其本質上是示意性的，其形狀既非旨在示出器件的區域的實際形狀，也非旨在限制示例實施例的范圍。
[0051]如本發明實體所理解的那樣，根據本文所述的各個實施例的器件以及形成所述器件的方法可實現在諸如集成電路的微電子裝置中，其中根據本文所述的各個實施例的多個器件可集成在同一個微電子裝置中。因此，本文所示的截面圖可被復制在微電子裝置內的無需正交的兩個不同的方向中。因此，實現根據本文所述的各個實施例的器件的微電子裝置的平面圖可以包括基于微電子裝置的功能而排成陣列和/或二維圖案的多個器件。
[0052]根據本文所述的各個實施例的器件可以根據微電子裝置的功能而散布在其他器件之中。此外，根據本文所述的各個實施例的微電子裝置可被復制在與所述兩個不同方向正交的第三方向中，以提供三維集成電路。
[0053]因此，本文所述的截面圖為根據本文所述的各個實施例的多個器件提供了支持，所述多個器件在平面圖中沿著兩個不同的方向延伸，并且/或者在透視圖中在三個不同的方向上延伸。例如，當在器件/結構的截面圖中示出單個有源區時，所述器件/結構可包括在其上的多個有源區和晶體管結構(或存儲器單元結構、柵極結構等，如適合于這種情況的那樣)，如同通過所述器件/結構的平面圖示出的那樣。
[0054]除非另外定義，否則本文所使用的所有術語(包括技術術語和科學術語)具有與本申請所屬技術領域的普通技術人員之一的通常理解相同的含義。應當理解，那些諸如在常用字典中定義的術語應當被解釋為與本說明書和相關技術的上下文中一致的含義，而不應理想化或者過于形式化地進行解釋，除非在本文中明確地這樣進行了定義。
[0055]圖1、圖2和圖5是示出根據本發明構思的示例實施例的圖案化方法的截面圖，圖3和圖4是圖2的部分A的放大截面圖。
[0056]參照圖1，刻蝕目標層20可形成在襯底10上。襯底10可包括選擇元件，如晶體管或二極管。刻蝕目標層20可包括導電材料。在一些實施例中，刻蝕目標層20可包括金屬元件，然而，刻蝕目標層無需包括金屬或者無需具有導電性。
[0057]掩模圖案30可形成在刻蝕目標層20上，并且可對刻蝕目標層20執行利用掩模圖案30作為刻蝕掩模的刻蝕處理。可利用濺射技術執行所述刻蝕處理。具體地，在所述刻蝕處理中，離子束IB可朝向包括有掩模圖案30的襯底10。例如，離子束IB可包括帶正電荷的氬(Ar)離子束。離子束IB可以按照相對于與襯底10的頂面平行的參考線S呈角度Θ1(下文中，第一角度)的方式入射至刻蝕目標層20中。在所述刻蝕處理中，襯底10可以關于與襯底10的頂面垂直的旋轉軸進行旋轉，這樣可以對各掩模圖案30之間的刻蝕目標層20進行對稱刻蝕。
[0058]參照圖2至圖5，作為所述刻蝕處理的結果，可以對刻蝕目標層20進行刻蝕以形成在襯底10上彼此間隔開的各個圖案26。在所述刻蝕處理期間，凹進區22可形成在各個掩模圖案30之間的刻蝕目標層20中，如圖2所示。可以執行所述刻蝕處理，直到通過凹進區22暴露出襯底10的上表面，并且因此可將刻蝕目標層20劃分為各個圖案26。
[0059]參照圖3，在所述刻蝕處理期間，離子束IB可以相對于凹進區22的底面22a具有第一角度Θ1，并且相對于凹進區22的內側面22b具有第二角度Θ2。換言之，在凹進區22的底面22a上，離子束IB可以以第一角度Θ1入射至刻蝕目標層20中。在凹進區22的內側面22b上，離子束IB可以以第二角度Θ2入射至刻蝕目標層20中。
[0060]在凹進區22的內側面22b形成為相對于參考線S具有第三角度Θ3的情況下，第二角度Θ2可由以下等式給出。
[0061][等式]
[0062]02 = 180° -Θ1-Θ3 [I]
[0063]在一些實施例中，在所述刻蝕處理期間，凹進區22可形成為具有在遠離襯底10的頂面的方向上增加的寬度。例如，第三角度Θ3可以小于約90°。但是本發明構思可以不限于此。
[0064]第一角度Θ1可以大于第二角度Θ2。第一角度可以在約50°至約90°的范圍內。在第一角度Θ1小于50°的情況下，由于掩模圖案30的高度h，可使得離子束IB受到阻擋或遮蔽而沒有入射至位于各掩模圖案30之間的刻蝕目標層20的表面中。因此，刻蝕目標層20位于各掩模圖案30之間的部分可能不被刻蝕。
[0065]第二角度Θ2可以在約0°至約40°的范圍內。在第二角度Θ2大于40°的情況下，高度為h的掩模圖案30可以阻擋離子束IB使其不入射至位于各掩模圖案30之間的刻蝕目標層20的表面中，如上所述。因此，各掩模圖案30之間的刻蝕目標層20可能不被刻蝕。
[0066]在所述刻蝕處理期間，刻蝕目標層20的刻蝕速度可以取決于離子束IB相對于刻蝕目標層20的表面的角度(S卩，離子束IB與刻蝕目標層20表面之間的角度)。例如，當離子束IB的角度為第一角度Θ1時，可以按照第一刻蝕速度ERl來刻蝕位于凹進區22的底面22a上的刻蝕目標層20。另外，當離子束IB的角度為第二角度Θ2時，可按照第二速度ER2來刻蝕位于凹進區22的內側面22b上的刻蝕目標層20。
[0067]第二刻蝕速度ER2可以等于或大于第一刻蝕速度ERl的60%(g卩，ER2 2 0.6*ERl)。當第二刻蝕速度ER2小于第一刻蝕速度ERl的60 %時，會難以對刻蝕目標層20進行刻蝕。例如，如圖4所示，在所述刻蝕處理期間，刻蝕副產物可產生于凹進區22的底面22a，并且可重新沉積在凹進區22的內側面22b上，以形成刻蝕殘留物24。在第二刻蝕速度ER2小于第一刻蝕速度ERl的60%的情況下，會難以去除刻蝕殘留物24。這種情況下，隨著所述刻蝕處理的繼續，刻蝕殘留物24的量會增加，以致于通過凹進區22對刻蝕目標層20的刻蝕受到阻礙。
[0068]可通過使第二刻蝕速度ER2等于或大于第一刻蝕速度ERl的60%的方式來控制離子束IB的入射能量。離子束IB的入射能量可以在約600eV至約1keV的范圍內。
[0069]圖6A是示出刻蝕目標層的刻蝕深度與離子束的入射能量之間的關系的曲線圖，圖6B是示出相對于刻蝕目標層的表面呈角度的刻蝕目標層的刻蝕速度與離子束的入射能量之間的依賴關系的曲線圖。
[0070]如圖6A所示，離子束IB的入射能量的增加導致刻蝕目標層20的刻蝕深度(S卩，凹進區22的深度)的增加。具體地，在離子束IB具有600eV或更高的入射能量的情況下，刻蝕目標層20的刻蝕深度顯著增加。這意味著當離子束IB具有高于600eV的入射能量時，可以容易地通過凹進區22對刻蝕目標層進行刻蝕。
[0071]如圖6B所示，當離子束IB具有不同的入射能量E1、E2和E3(其中El ? 200eV，E2 ?800eV，E3 ? 1keV;也就是說，E1<E2<E3)時，在第二角度Θ2的入射角度的范圍r2(S卩，約0°至約40°)內的刻蝕目標層20刻蝕速度的增量al和a2大于在第一角度Θ1的入射角度的范圍rl (S卩，約50°至約90°)內的刻蝕目標層20刻蝕速度的增量bl和b2。換言之，當離子束IB的入射能量增長(即，E1<E2<E3)時，對凹進區22的內側面22b的第二刻蝕速度ER2(入射角度較低)比對凹進區22的底面22a的第一刻蝕速度ERl (入射角度較高)更加迅速地增長。這意味著離子束IB的入射能量的增長(S卩，El <E2<E3)使得容易去除可能重新沉積在凹進區22的內側面22b上的刻蝕殘留物24。
[0072]換言之，如圖6A和圖6B所示，如果離子束IB具有高于600eV的入射能量，則可以更容易地去除重新沉積在凹進區22的內側面22b上的刻蝕殘留物24，并且因此可以更加容易地通過凹進區22對刻蝕目標層20進行刻蝕。一些情況下，離子束的入射能量可以大于IkeV，一些情況下離子束的入射能量可大于2keV，并且一些情況下離子束的入射能量可大于5keVo
[0073]由于如圖6所示在入射能量大于600eV時刻蝕深度迅速增長，出于對刻蝕目標進行過刻蝕的擔心，入射能量增長到大于600eV通常被認為是不期望的。因此，通常將用于離子刻蝕的入射能量保持在500eV以下。然而，如圖6B所示，在入射能量增加時，高刻蝕角度(如，約50°至約90°)下的刻蝕速度的增長不會像低刻蝕角度(如，約0°至約40°)下的刻蝕速度的增長那樣快。因此，根據一些實施例，可以選擇入射能量以及凹進區22的底面和側面各自的刻蝕角度，以便更加有效地從凹進區去除刻蝕殘留物而沒有對刻蝕目標進行過刻蝕。
[0074]在離子束IB的入射能量小于600eV的情況下，從凹進區22去除刻蝕殘留物24會更加困難，因此，會難以通過凹進區22對刻蝕目標層20進行刻蝕。在離子束IB的入射能量高于1keV的情況下，難以利用濺射工藝形成各個圖案26。
[0075]重新參照圖5，在所述刻蝕處理之后，當在截面圖中觀察時，掩模圖案30的寬度30W可以在遠離襯底10的頂面的方向上增加。也就是說，掩模圖案30可以朝向襯底10變得更加狹窄。每一個圖案26可具有與襯底10的頂面實質上垂直的側面26i。因此，各個圖案26的寬度26W可以在圖案26的高度范圍內實質上恒定。在其他示例實施例中，每一個圖案26可具有與襯底10的頂面呈角度的側面26 j。這種情況下，各個圖案26的寬度26W可以在遠離襯底10的頂面的方向上增加。掩模圖案30的最大寬度可以大于圖案26的最大寬度。
[0076]根據本發明構思的一些實施例，在所述刻蝕處理期間，離子束IB可以按照相對于凹進區22的底面22a呈第一角度Θ1以及相對于凹進區22的內側面22b呈第二角度Θ2的方式入射至刻蝕目標層20中。第一角度Θ1可以大于第二角度Θ2。此外，離子束IB的入射能量可以大于600eV(—些情況下大于IkeV，一些情況下大于2keV，并且在一些情況下大于5keV)，從而可將對凹進區22的內側面22b的第二刻蝕速度ER2控制在等于或大于對凹進區22的底面22a的第一刻蝕速度ERl的60%。因此，可以更加容易地去除重新沉積在凹進區22的內側面22b上的刻蝕殘留物24，進而更加容易地通過凹進區22對刻蝕目標層20進行刻蝕。
[0077]圖7至圖10是根據本發明構思的另一些實施例示出利用圖案化方法制造半導體器件的方法的截面圖。圖1lA是示出根據本發明構思的一些實施例的磁性隧道結圖案的截面圖，圖1lB是示出根據本發明構思的其他實施例的磁性隧道結圖案的截面圖。
[0078]參照圖7，下部層間絕緣層102可形成在襯底100上。襯底100可包括半導體晶圓。例如，襯底100可包括娃晶圓、鍺晶圓或娃鍺晶圓。在示例實施例中，選擇元件(未示出)可形成在襯底100上，下部層間絕緣層102可形成為覆蓋所述選擇元件。例如，所述選擇元件可以是場效應晶體管。可替代地，所述選擇元件可以是二極管。下部層間絕緣層102可形成為具有單層或多層結構，所述單層或多層結構包括氧化物層、氮化物層和/或氮氧化物層中的至少一層。
[0079]接觸插塞件110可形成在下部層間絕緣層102中。各接觸插塞件110中的每一個可以穿過下部層間絕緣層102而電連接至對應的一個選擇元件的端子。接觸插塞件110可包括摻雜半導體材料(例如，摻雜的硅)、金屬(例如，鎢、鈦和/或鉭)、導電金屬氮化物(例如，氮化鈦、氮化鉭和/或氮化鎢)或金屬半導體化合物(例如，金屬硅化物)中的至少一種。
[0080]下部電極層112和磁性隧道結層120可順序堆疊在下部層間絕緣層102上。下部電極層112可包括導電金屬氮化物(例如，氮化鈦和/或氮化鉭)。下部電極層112可包括能夠有助于設置在磁性隧道結層120中的磁性層的生長的材料(例如，釕)。可利用例如濺射、化學氣相沉積或原子層沉積工藝來形成下部電極層112。
[0081]磁性隧道結層120可包括順序堆疊在下部電極層112上的第一磁性層114、隧道勢皇層116和第二磁性層118。第一磁性層114和第二磁性層118中的一個可以用作具有固定磁化方向的參考層，另一層可用作自由層，所述自由層的磁化方向可以在平行于所述參考層與反平行于所述參考層之間切換。
[0082]在示例實施例中，參考層和自由層的磁化方向可以實質上垂直于隧道勢皇層116與第二磁性層118之間的交界面。例如，參考層和自由層可包括垂直磁性材料(例如，CoFeTb、CoFeGd和CoFeDy )、具有Llo結構的垂直磁性材料、具有密排六方結構的基于CoPt的材料以及垂直磁性結構中的至少一種。這里，具有LlO結構的垂直磁性材料可包括LloFePt、LloFePcULloCoPd或LloCoPt中的至少一種。垂直磁性結構可包括交替重復堆疊的磁性層和非磁性層。例如，垂直磁性結構可包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n或(CoCr/Pd)n中的至少一種，其中n為多對層堆疊的數量。這里，所述參考層可以比所述自由層更厚，并且所述參考層可具有強于所述自由層的矯頑力。
[0083]在其他實施例中，參考層和自由層的磁化方向可以實質上平行于隧道勢皇層116與第二磁性層118之間的交界面。例如，參考層和自由層中的每一個可包括鐵磁性材料。參考層還可包括反鐵磁性材料，使得參考層中的鐵磁性材料具有固定的磁化方向。
[0084]隧道勢皇層116可包括氧化鎂、氧化鈦、氧化鋁、鎂鋅氧化物或鎂硼氧化物中的至少一種。
[0085]第一磁性層114、隧道勢皇層116和第二磁性層118中的每一個可通過例如物理氣相沉積或化學氣相沉積的工藝形成。
[0086]導電掩模圖案130可形成在磁性隧道結層120上。導電掩模圖案130可包括鎢、鈦、鉭、鋁和金屬氮化物(例如，氮化鈦和氮化鉭)中的至少一種。導電掩模圖案130可以限定下面將描述的磁性隧道結圖案。
[0087]可以對磁性隧道結層120執行利用導電掩模圖案130作為刻蝕掩模的刻蝕處理。可利用濺射技術來執行所述刻蝕處理。具體地，在刻蝕處理期間，離子束IB可入射至通過提供導電掩模圖案130而得到的結構中。離子束IB可包括例如氬(Ar)正離子。離子束IB可按照相對于與襯底100的頂面平行的參考線S呈角度Θ1(下文中，第一角度)的方式入射至磁性隧道結層120的表面中。在所述刻蝕處理期間，襯底100可以關于與襯底100的頂面垂直的旋轉軸進行旋轉，這樣可以對各導電掩模圖案130之間的磁性隧道結層120進行對稱刻蝕。
[0088]參照圖8和圖9，作為刻蝕處理的結果，磁性隧道結層120被刻蝕以形成襯底100上彼此間隔開的磁性隧道結圖案140。此外，可執行所述刻蝕處理來刻蝕下部電極層112，從而可在襯底100上形成彼此間隔開的下部電極BE。磁性隧道結圖案140可分別形成在各下部電極BE上。每一個磁性隧道結圖案140可包括第一磁性圖案134、隧道勢皇圖案136和第二磁性圖案138，它們順序堆疊在對應的一個下部電極BE上。
[0089]在所述刻蝕處理期間，凹進區122可形成在各導電掩模圖案130之間的磁性隧道結層120中，如圖8所示。可執行所述刻蝕處理，直到通過凹進區122暴露出下部層間絕緣層102的頂面。因此，可將磁性隧道結層120劃分為各磁性隧道結圖案140，并且可將下部電極層112劃分為各下部電極BE。
[0090]在所述刻蝕處理期間，離子束IB可以相對于凹進區122的底面122a具有第一角度ΘI，并且可以相對于凹進區122的內側面122b具有第二角度Θ2，如參照圖3描述的那樣。換言之，在凹進區122的底面122a上，離子束IB可以以第一角度Θ1入射至磁性隧道結層120中。在凹進區122的內側面122b上，離子束IB可以以第二角度Θ2入射至磁性隧道結層120中。
[0091]在凹進區122的內側面122b形成為相對于參考線S具有第三角度Θ3(如同參照圖3描述的那樣)的情況下，第二角度Θ2可由上面的等式[I]給出。
[0092]第一角度Θ1可以大于第二角度Θ2。第一角度Θ1可以在約50°至約90°的范圍內。在第一角度Θ1小于50°的情況下，由于導電掩模圖案130的高度130h，可使得離子束IB受到阻擋而沒有入射至位于各導電掩模圖案130之間的磁性隧道結層120的表面上。因此，各導電掩模圖案130之間的磁性隧道結層120可能不被刻蝕。
[0093]第二角度Θ2可以在約0°至約40°的范圍內。在第二角度Θ2大于40°的情況下，高度為130h的導電掩模圖案130可以阻擋離子束IB使其不入射至位于各導電掩模圖案130之間的磁性隧道結層120的表面中，如上所述。因此，各導電掩模圖案130之間的磁性隧道結層120可能不被刻蝕。
[0094]在所述刻蝕處理期間，磁性隧道結層120的刻蝕速度可以取決于離子束IB相對于磁性隧道結層120的表面的角度(S卩，離子束IB與磁性隧道結層120表面的角度)。例如，當離子束IB的角度為第一角度Θ1時，可以按照第一刻蝕速度ERl來刻蝕位于凹進區122的底面122a上的磁性隧道結層120。另外，當離子束IB的角度為第二角度Θ2時，可按照第二刻蝕速度ER2來刻蝕位于凹進區122的內側面122b上的磁性隧道結層120。
[0095]第二刻蝕速度ER2可以等于或大于第一刻蝕速度ERl的60%(g卩，ER2 2 0.6*ERl)。當第二刻蝕速度ER2小于第一刻蝕速度ERl的60%時，會難以對磁性隧道結層120進行刻蝕。例如，如參照圖4描述的那樣，在所述刻蝕處理期間，導電刻蝕副產物可產生于凹進區122的底面122a，并且可重新沉積在凹進區122的內側面122b上以形成刻蝕殘留物24。在第二刻蝕速度ER2小于第一刻蝕速度ERl的60%的情況下，會難以去除刻蝕殘留物24。這種情況下，隨著所述刻蝕處理的繼續，刻蝕殘留物24的量會增加，其可使通過凹進區22刻蝕磁性隧道結層120受到阻礙。如果繼續進行所述刻蝕處理以形成磁性隧道結圖案140，則刻蝕殘留物24可余留在各磁性隧道結圖案140的側面上，這種情況下，會使得各磁性隧道結圖案140中的至少一個經受第一磁性圖案134與第二磁性圖案138之間的電氣短路。
[0096]根據本發明構思的一些實施例，可通過使得第二刻蝕速度ER2等于或大于第一刻蝕速度ERl的60%的方式來控制離子束IB的入射能量。離子束IB的入射能量可以在600eV至1keV的范圍內。在一些情況下，離子束IB的入射能量可以在IkeV至1keV的范圍內，一些情況下可在2keV至1keV的范圍內，一些情況下可在5keV至1keV的范圍內。如同參照圖6A和圖6B描述的那樣，如果離子束IB具有高于600eV的入射能量，可以更加容易地去除重新沉積在凹進區122的內側面122b上的刻蝕殘留物24，從而可以容易地通過凹進區122來刻蝕磁性隧道結層120。另外，可以減少余留在磁性隧道結圖案140側面上的刻蝕殘留物24的量，這樣可以避免在每個磁性隧道結圖案140中出現第一磁性圖案134與第二磁性圖案138之間的電氣短路。
[0097]在離子束IB的入射能量小于600eV的情況下，如上所述，會難以從凹進區122去除刻蝕殘留物24，從而會難以通過凹進區122刻蝕磁性隧道結層120。在離子束IB的入射能量高于1keV的情況下，會難以利用濺射工藝來形成磁性隧道結圖案140。
[0098]重新參照圖9，在所述刻蝕處理之后，當在截面圖中觀察時，導電掩模圖案130的寬度130W可在遠離襯底100的頂面的方向上增加。每一個磁性隧道結圖案140可具有實質上垂直于襯底100頂面的側面140i。換言之，磁性隧道結圖案140的寬度140W可以在磁性隧道結圖案140的高度范圍內(S卩，無論與襯底100的頂面相距多少距離)實質上恒定。在其他示例實施例中，每一個磁性隧道結圖案140可具有與襯底100的頂面呈角度的側面140j。這種情況下，磁性隧道結圖案140的寬度140W可在遠離襯底100的頂面的方向上增加。導電掩模圖案130的最大寬度可以大于磁性隧道結圖案140的最大寬度。
[0099]各個下部電極BE可以分別電連接至設置在下部層間絕緣層102中的各個接觸插塞件110。在示例實施例中，每個下部電極BE可具有與對應的一個接觸插塞件110的頂面連接的底面。
[0100]在示例實施例中，如圖1lA所示，第一磁性圖案134和第二磁性圖案138可以具有與隧道勢皇圖案136與第二磁性圖案138之間的交界面實質上平行(例如，與下部電極BE的頂面實質上平行)的磁化方向134a和138a。圖1lA示出了第一磁性圖案134和第二磁性圖案138分別用作參考圖案和自由圖案的示例，但是本發明構思的示例實施例可以不限于此。例如，與圖1IA所不的不同，第一磁性圖案134和第二磁性圖案138可以分別用作自由圖案和參考圖案。參考圖案可以比自由圖案更厚，或者參考圖案可以具有比自由圖案更強的矯頑力。
[0101]第一磁性圖案134和第二磁性圖案138中的每一個可以包括至少一種鐵磁性材料。第一磁性圖案134還可包括反鐵磁性材料，使得第一磁性圖案134中的鐵磁性材料具有固定的磁化方向。
[0102]在其他示例實施例中，如圖1lB所示，第一磁性圖案134的磁化方向134a和第二磁性圖案138的磁化方向138a可以實質上垂直于隧道勢皇圖案136與第二磁性圖案138之間的交界面(例如，實質上垂直于下部電極BE的頂面)。圖1lB示出了第一磁性圖案134和第二磁性圖案138分別用作參考圖案和自由圖案的示例，但是在某些實施例中，與圖1lB所示的不同，第一磁性圖案134和第二磁性圖案138可以分別用作自由圖案和參考圖案。
[0103]具有磁化方向134a的第一磁性圖案134和具有磁化方向138a的第二磁性圖案138可包括垂直磁性材料(例如，CoFeTb、CoFeGd和CoFeDy)、具有L1結構的垂直磁性材料、具有密排六方結構的基于CoPt的材料以及垂直磁性結構中的至少一種。這里，具有Llo結構的垂直磁性材料可包括LloFePt、LloFePd、LloCoPd或LloCoPt中的至少一種。垂直磁性結構可包括交替重復堆疊的磁性層和非磁性層。例如，垂直磁性結構可包括(<:0/?011、(0^6/?011、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni )n、(CoNi/Pt)n、(CoCr/Pt)n或(CoCr/Pd)n中的至少一種，其中η為多對層堆疊的數量。
[0104]參照圖10，上部層間絕緣層150可設置在下部層間絕緣層102上，以覆蓋下部電極BE、磁性隧道結圖案140和導電掩模圖案130。各導電掩模圖案130可分別設置在各磁性隧道結圖案140上以用作上部電極TE。上部層間絕緣層150可形成為具有單層或多層結構。作為一個示例，上部層間絕緣層150可包括氧化物層(例如，氧化娃)、氮化物層(例如，氮化娃)和/或氮氧化物層(例如，氮氧化硅)中的至少一種。互連線160可形成在上部層間絕緣層150上。互連線160可在一個方向上延伸，并且可電連接至設置在其下的多個磁性隧道結圖案140。每一個磁性隧道結圖案140可通過對應的一個上部電極TE連接至互連線160。在示例實施例中，互連線160可以用作位線。
[0105]根據本發明構思的示例實施例，在用于形成磁性隧道結圖案140的刻蝕處理中，離子束IB的角度可以是相對于凹進區122的底面122a的第一角度Θ1以及相對于凹進區122的內側面122b的第二角度Θ2。第一角度Θ1可以大于第二角度Θ2。此外，離子束IB的入射能量可以大于600eV，這種情況下，可將對凹進區122的內側面122b的第二刻蝕速度ER2控制為等于或大于對凹進區122的底面122a的第一刻蝕速度ERl的60%。因此，可以容易地去除重新沉積在凹進區122的內側面122b上的刻蝕殘留物24，從而可以容易地通過凹進區122刻蝕磁性隧道結層120。此外，可以減少余留在磁性隧道結圖案140的側面上的刻蝕殘留物24的量，從而可以避免在每個磁性隧道結圖案140中出現第一磁性圖案134與第二磁性圖案138之間的電氣短路。因此，可以制造出可靠性提高的半導體器件。
[0106]圖12是示出半導體器件的單位存儲器單元的電路圖，所述半導體器件利用根據本發明構思的示例實施例的圖案化方法而制造。
[0107]參照圖12，單位存儲器單元MC可設置在彼此交叉的字線WL與位線BL之間并且連接至字線WL和位線BL。單位存儲器單元MC可包括磁性存儲器元件ME和選擇元件SE。選擇元件SE和磁性存儲器元件ME可按照彼此串聯的方式連接。磁性存儲器元件ME可連接在位線BL與選擇元件SE之間，選擇元件SE可連接在磁性存儲器元件ME與字線WL之間。
[0108]磁性存儲器元件ME可包括磁性隧道結(MTJ)。選擇元件SE可配置為對穿過磁性隧道結的電流的流動進行選擇性控制。例如，選擇元件SE可以是二極管、PNP雙極型晶體管、NPN雙極型晶體管、NMOS場效應晶體管(FET)和PMOS FET中的至少一種。
[0109]在示例實施例中，選擇元件SE是三端器件(例如，雙極型晶體管或金屬氧化物半導體場效應晶體管)，所述半導體器件還可包括連接至例如這類晶體管的源極電極的源極線SL。源極線SL可設置在彼此相鄰的各條字線WL之間，并且至少兩個晶體管可以共享一條源極線SL。
[0110]圖13是示出利用根據本發明構思的示例實施例的圖案化方法制造的半導體器件的平面圖，圖14是沿著圖13的線1-1 ’截取的截面圖。
[0111]參照圖13和圖14，選擇元件可設置在襯底200上。所述選擇元件可以是例如晶體管。所述晶體管可包括位于襯底200上的單元柵電極CG。當在平面圖中觀察時，單元柵電極CG可以在第一方向Dl上彼此間隔開，并且可在與第一方向Dl交叉的第二方向D2上延伸。單元柵極介電層202c可分別設置在各單元柵電極CG與襯底200之間。包括有單元柵電極CG的晶體管可包括凹進的溝道區。
[0112]隔離柵電極IG可設置為在一對單元柵電極CG介于其間的情況下彼此間隔開。當在平面圖中觀察時，隔離柵電極IG也可以在第一方向Dl上彼此間隔開，并且在第二方向D2上延伸。隔離柵極介電層202i可分別設置在各個隔離柵電極IG與襯底200之間。
[0113]柵極硬掩膜圖案204可以分別布置在單元柵電極CG和隔離柵電極IG上。每一個柵極硬掩膜圖案204可以具有與襯底200的頂面實質上共面的頂面。
[0114]當對所述半導體存儲器裝置進行操作時，可向至少一個隔離柵電極IG施加隔離電壓。這可以避免在隔離柵電極IG下方形成不期望的溝道區。換言之，隔離電壓可以使得位于每個隔離柵電極IG下方的隔離溝道區處于關斷狀態，從而可將有源區限定在各個隔離柵電極IG之間。
[0115]例如，單元柵電極CG可包括摻雜半導體材料(例如，摻雜的硅)、金屬(例如，鎢、鈦和/或鉭)、導電金屬氮化物(例如，氮化鈦、氮化鉭和/或氮化鎢)或金屬半導體化合物(例如，金屬硅化物)中的至少一種。隔離柵電極IG可包括與單元柵電極CG相同的材料。單元柵極介電層202c和隔離柵極介電層202i可包括氧化物層(例如，氧化硅)、氮化物層(例如，氮化硅)、氮氧化物層(例如，氮氧化硅)和/或諸如絕緣金屬氧化物(例如，氧化鉿或氧化鋁)的高k介電層中的至少一種。柵極硬掩模圖案204可包括氧化物層(例如，氧化硅)、氮化物層(例如，氮化硅)和/或氮氧化物層(例如，氮氧化硅)中的至少一種。
[0116]源極/漏極區206可設置在每一個單元柵電極CG的兩側。每對單元柵電極CG可以共享設置在其間的一個源極/漏極區206。各個源極/漏極區206可以摻雜為具有與襯底200不同的導電類型。
[0117]源極線SL可設置在襯底200的位于每對單元柵電極CG之間的部分中。源極線SL可以電耦接至每對單元柵電極CG之間的源極/漏極區206。設置為彼此相鄰的一對選擇元件可以共享介于其間的源極線SLο例如，源極線SL可包括摻雜半導體材料(例如，摻雜的娃)、金屬(例如，鎢、鈦和/或鉭)、導電金屬氮化物(例如，氮化鈦、氮化鉭和/或氮化鎢)或金屬半導體化合物(例如，金屬硅化物)中的至少一種。
[0118]第一層間絕緣層208可設置在襯底200上，以覆蓋單元柵電極CG和隔離柵電極IG以及源極線SL。第一層間絕緣層208可由例如氧化硅層形成，或者可包括例如氧化硅層。各個接觸件210可設置為穿過第一層間絕緣層208，并且可分別耦接至各源極/漏極區206。當在平面圖中觀察時，接觸件210可以二維地設置在襯底200上。各個接觸件210可耦接至不與源極線SL連接的源極/漏極區206。換言之，一些源極/漏極區206可耦接至源極線SL，其他源極/漏極區206可耦接至接觸件210。每一個接觸件210的頂面可以與第一層間絕緣層208的頂面實質上共面。接觸件210可由例如金屬、導電金屬氮化物或摻雜的半導體材料中的至少一種形成，或者可包括例如金屬、導電金屬氮化物或摻雜的半導體材料中的至少一種。
[0119]掩埋絕緣層212可設置在第一層間絕緣層208上。掩埋絕緣層212可由例如氮化硅形成。各個導電焊盤214可設置為穿過掩埋絕緣層212，并且可分別連接至各接觸件210。每個導電焊盤214可具有與掩埋絕緣層212的頂面實質上共面的頂面。導電焊盤214可由例如金屬、導電金屬氮化物或摻雜的半導體材料中的至少一種形成，或者可包括例如金屬、導電金屬氮化物或摻雜的半導體材料中的至少一種。接觸件210和導電焊盤214可用于將源極/漏極區206連接至將在后續處理中形成的磁性隧道結。
[0120]各個下部電極BE可設置在掩埋絕緣層212上，并且可分別耦接至各個導電焊盤214。各個磁性隧道結圖案MTJ可分別設置在各個下部電極BE上并與其連接。各個上部電極TE可分別設置在各個磁性隧道結圖案MTJ上并與其連接。下部電極BE和上部電極TE可由例如金屬、導電金屬氮化物或摻雜的半導體材料中的至少一種形成，或者可包括例如金屬、導電金屬氮化物或摻雜的半導體材料中的至少一種。
[0121]各個磁性隧道結圖案MTJ可以通過下部電極BE、導電焊盤214和接觸件210分別連接至各個源極/漏極區206。如圖13所示，在平面圖中觀察時，磁性隧道結圖案MTJ可布置為在第一方向Dl和第二方向D2上彼此間隔開。
[0122]每個磁性隧道結圖案MTJ可包括順序堆疊在每個下部電極M上的第一磁性圖案234、隧道勢皇圖案236和第二磁性圖案238。第一磁性圖案234、隧道勢皇圖案236和第二磁性圖案238可形成為具有與參照圖9、圖1lA和圖1lB描述的先前那些實施例相同的材料和特征。
[0123]如同參照圖9描述的那樣，在截面圖中觀察時，上部電極TE可形成為具有在遠離襯底200的頂面的方向上增加的寬度。磁性隧道結圖案MT J的側表面可以實質上垂直于襯底200的頂面。換言之，無論與襯底200的頂面相距多少距離，磁性隧道結圖案MTJ都可具有相同的寬度。可替代地，磁性隧道結圖案MTJ的側表面可以與襯底200的頂面呈角度。例如，磁性隧道結圖案MTJ的寬度可在遠離襯底200的頂面的方向上增加。上部電極TE的最大寬度可以大于磁性隧道結圖案MTJ的最大寬度。
[0124]第二層間絕緣層250可設置在掩埋絕緣層212上，以覆蓋下部電極BE、磁性隧道結圖案MT J和上部電極TE。第二層間絕緣層250可以是例如氧化硅層。每一個上部電極TE可具有與第二層間絕緣層250的頂面實質上共面的頂面。覆蓋層240可設置在第二層間絕緣層250與以下中的每一個的側表面之間:上部電極TE、磁性隧道結圖案MT J和下部電極BE。覆蓋層240可在掩埋絕緣層212與第二層間絕緣層250之間延伸，并且可覆蓋掩埋絕緣層212的上表面。覆蓋層240可由例如金屬氧化物層(如，氧化鋁)形成，或可包括例如金屬氧化物層(如，氧化鋁)。
[0125]位線BL可設置在第二層間絕緣層250上。位線BL可在第二方向D2上彼此間隔開，并且可以平行于第一方向Dl的方式延伸。各條位線BL中的每一條可以共同電連接至布置為在第一方向上彼此間隔開的多個磁性隧道結圖案MTJ。位線BL可由例如金屬或導電金屬氮化物中的至少一種形成，或者可包括例如金屬或導電金屬氮化物中的至少一種。
[0126]圖15是示出包括有根據本發明構思示例實施例的半導體器件的電子系統的示例的示意性框圖。
[0127]參照圖15，根據本發明構思的示例實施例的電子系統1100可包括控制器1110、輸入/輸出(I/O)單元1120、存儲器裝置1130、接口單元1140和數據總線1150。控制器1110、1/0單元1120、存儲器裝置1130和接口單元1140中的至少兩個可通過數據總線1150相互通信。數據總線1150可對應于通過其傳輸電信號的路徑。
[0128]控制器1110可包括微處理器、數字信號處理器、微控制器或配置為具有與其相似的功能的另一邏輯器件中的至少一種。I/o單元1120可包括鍵區、鍵盤或顯示單元。存儲器裝置1130可以存儲數據和/或命令。存儲器裝置1130可以包括根據上述實施例的各種半導體存儲器裝置中的至少一種。接口單元1140可將電數據發送至通信網絡或者可從通信網絡接收電數據。接口單元1140可按照無線或有線的方式工作。例如，接口單元1140可包括用于無線通信的天線或用于有線通信的收發機。雖然并未在附圖中示出，但是電子系統1100還可包括快速DRAM裝置和/或快速SRAM裝置，其用作改善控制器1110操作的高速緩沖存儲器。
[0129]電子系統1100可應用于個人數字助理(PDA)、便攜式計算機、上網平板、無線電話、移動電話、數字音樂播放器、存儲卡或電子產品。所述電子產品可以無線地接收或發送信息數據。
[0130]圖16是示出包括有根據本發明構思的示例實施例的半導體器件的存儲卡的示例的示意性框圖。
[0131]參照圖16，根據本發明構思的示例實施例的存儲卡1200可包括存儲器裝置1210。上述半導體器件中的至少一個可配置為實現可用作存儲器裝置1210的半導體存儲器裝置。存儲卡1200可包括存儲器控制器1220，其對主機與存儲器裝置1210之間的數據交換操作進行控制。
[0132]存儲器控制器1220可包括中央處理單元(CPU) 1222，其控制存儲卡1200的總體操作。另外，存儲器控制器1220可包括用作CPU1222的操作存儲器的SRAM裝置1221。此外，存儲器控制器1220還可包括主機接口單元1223和存儲器接口單元1225。主機接口單元1223可配置為包括存儲卡1200與主機之間的數據通信協議。存儲器接口單元1225可將存儲器控制器1220連接至存儲器裝置1210。存儲器控制器1220還可包括差錯檢查與校正(ECC)塊1224。ECC塊1224可檢測并校正從存儲器裝置1210讀取出的數據的差錯。雖然沒有在附圖中示出，但是存儲卡1200還可包括只讀存儲器(ROM)裝置，其存儲代碼數據以與主機進行交互。存儲卡1200可用作便攜式數據存儲卡。可替代地，存儲卡1200可以作為計算機系統的固態驅動器(SSD)來代替計算機系統的硬盤。
[0133]根據本發明構思的示例實施例，可以執行使用離子束的刻蝕處理，來形成磁性隧道結圖案。在所述刻蝕處理期間，可在磁性隧道結層中形成凹進區，并且在這種情況下，所述離子束的角度可以是相對于所述凹進區的底面的第一角度以及相對于所述凹進區的內側面的第二角度。第一角度可以大于第二角度。此外，離子束的入射能量可以大于600eV，并且在這種情況下，可將對凹進區的內側面的第二刻蝕速度控制為等于或高于對凹進區底面的第一刻蝕速度的60%。因此，在根據本發明構思的示例實施例的圖案化方法中，可以容易地去除重新沉積在凹進區的內側面上的刻蝕殘留物。
[0134]在利用所述圖案化方法從磁性隧道結層形成磁性隧道結圖案的情況下，可以容易地去除在所述刻蝕處理期間可能重新沉積在凹進區的內側面上的刻蝕殘留物。換言之，可以減少余留在磁性隧道結圖案的側面上的刻蝕殘留物的量，這樣可以避免在每個磁性隧道結圖案的第一磁性圖案與第二磁性圖案之間形成電氣短路。因此，可以制造出具有改善的可靠性的半導體器件。
[0135]雖然已經詳細示出和描述了本發明構思的實施例，但是本領域普通技術人員之一應當理解，可以在不脫離所附權利要求的精神和范圍的前提下在形式和細節上進行各種變化。
【主權項】
1.一種形成圖案的方法，包括: 在襯底上形成刻蝕目標層； 在所述刻蝕目標層上形成掩模圖案；以及 使用所述掩模圖案作為刻蝕掩模對所述刻蝕目標層進行刻蝕，以形成彼此間隔開的圖案， 其中，對所述刻蝕目標層進行刻蝕包括:用離子束照射所述刻蝕目標層，所述離子束的入射能量在600eV至1keV的范圍內； 其中，對所述刻蝕目標層進行刻蝕包括:在各掩模圖案之間的刻蝕目標層中形成凹進區；并且 其中，所述離子束以相對于所述襯底的頂面的第一角度入射至所述凹進區的底面上，并且以相對于所述凹進區的內側面的第二角度入射至所述凹進區的內側面上，其中所述第一角度在50°至90°的范圍內，并且所述第二角度在0°至40°的范圍內。2.根據權利要求1所述的方法，其中，所述凹進區的內側面的刻蝕速度大于所述凹進區的底面的刻蝕速度的60%。3.根據權利要求1所述的方法，其中，所述刻蝕目標層包括金屬元素。4.根據權利要求1所述的方法，其中，所述入射能量大于IkeV。5.根據權利要求1所述的方法，其中，所述入射能量大于2keV。6.根據權利要求1所述的方法，其中，所述入射能量大于5keV。7.根據權利要求1所述的方法，其中，所述凹進區的內側面以相對于所述襯底的頂面的第三角度傾斜，并且 其中，所述第二角度表示為Θ2 = 180°-Θ1-Θ3，其中Θ1、Θ2和Θ3分別代表所述第一角度、所述第二角度和所述第三角度。8.根據權利要求1所述的方法，其中，所述凹進區具有在遠離所述襯底的頂面的方向上增加的寬度。9.根據權利要求1所述的方法，其中，所述離子束包括氬(Ar)的正離子。10.—種制造半導體器件的方法，包括: 在襯底上形成磁性隧道結層； 在所述磁性隧道結層上形成掩模圖案；以及 使用所述掩模圖案作為刻蝕掩模對所述磁性隧道結層進行刻蝕，以形成彼此間隔開的各個磁性隧道結圖案， 其中，對所述磁性隧道結層進行刻蝕包括:利用入射能量在600eV至1keV的范圍內的離子束照射所述磁性隧道結層； 其中，對所述磁性隧道結層進行刻蝕包括:在各掩模圖案之間的磁性隧道結層中形成凹進區；并且 其中，所述離子束以相對于所述襯底的頂面的第一角度入射至所述凹進區的底面上，并且以相對于所述凹進區的內側面的第二角度入射至所述凹進區的內側面上，其中所述第一角度大于所述第二角度。11.根據權利要求10所述的方法，其中，所述磁性隧道結層包括堆疊在所述襯底上的第一磁性層和第二磁性層以及介于所述第一磁性層與所述第二磁性層之間的隧道勢皇層。12.根據權利要求10所述的方法，其中，所述凹進區的內側面的刻蝕速度大于所述凹進區的底面的刻蝕速度的60%。13.根據權利要求10所述的方法，其中，所述凹進區的內側面以相對于所述襯底的頂面的第三角度傾斜，并且 所述第二角度表示為Θ2 = 180°-Θ1-Θ3，其中Θ1、Θ2和Θ3分別代表所述第一角度、所述第二角度和所述第三角度。14.根據權利要求10所述的方法，其中，所述離子束包括氬(Ar)的正離子。15.根據權利要求10所述的方法，其中，所述磁性隧道結圖案中的每一個包括堆疊在所述襯底上的第一磁性圖案和第二磁性圖案以及介于所述第一磁性圖案與所述第二磁性圖案之間的隧道勢皇圖案，并且 所述第一磁性圖案和所述第二磁性圖案中的每一個具有與所述第二磁性圖案和所述隧道勢皇圖案之間的交界面垂直的磁化方向。16.根據權利要求10所述的方法，其中，所述磁性隧道結圖案中的每一個包括堆疊在所述襯底上的第一磁性圖案和第二磁性圖案以及介于所述第一磁性圖案與所述第二磁性圖案之間的隧道勢皇圖案，并且 所述第一磁性圖案和所述第二磁性圖案中的每一個具有與所述第二磁性圖案和所述隧道勢皇圖案之間的交界面平行的磁化方向。17.—種形成圖案的方法，包括: 在襯底上形成刻蝕目標層； 在所述刻蝕目標層上形成掩模圖案；以及 使用所述掩模圖案作為刻蝕掩模對所述刻蝕目標層進行刻蝕，以形成彼此間隔開的圖案， 其中，對所述刻蝕目標層進行刻蝕包括:用離子束照射所述刻蝕目標層，所述離子束的入射能量在600eV至1keV的范圍內； 其中，對所述刻蝕目標層進行刻蝕包括:在各掩模圖案之間的刻蝕目標層中形成凹進區；并且 其中，通過使所述凹進區的內側面的第一刻蝕速度大于所述凹進區的底面的第二刻蝕速度的60%的方式來控制所述入射能量。18.根據權利要求17所述的方法，其中，通過使所述第一刻蝕速度大于所述第二刻蝕速度的60%的方式來控制所述離子束相對于所述凹進區的內側面的第一傾斜角度以及所述離子束相對于所述凹進區的底面的第二傾斜角度。19.根據權利要求17所述的方法，其中，所述第一傾斜角度在0°至40°的范圍內，并且所述第二傾斜角度在50°至90°的范圍內。20.—種半導體器件，包括: 位于襯底上的上部電極；以及 位于所述襯底與所述上部電極之間的磁性隧道結圖案， 其中所述上部電極的最大寬度大于所述磁性隧道結圖案的最大寬度，并且其中所述上部電極具有在遠離所述襯底的頂面的方向上增加的寬度。21.根據權利要求20所述的半導體器件，其中，所述磁性隧道結圖案具有與所述襯底的頂面垂直的側面。22.根據權利要求20所述的半導體器件，其中，所述磁性隧道結圖案具有在遠離所述襯底的頂面的方向上增加的寬度。23.根據權利要求20所述的半導體器件，其中，所述磁性隧道結圖案包括堆疊在所述襯底上的第一磁性圖案和第二磁性圖案以及介于所述第一磁性圖案與所述第二磁性圖案之間的隧道勢皇圖案，并且 其中，所述第一磁性圖案和所述第二磁性圖案中的每一個具有與所述第二磁性圖案和所述隧道勢皇圖案之間的交界面垂直的磁化方向。24.根據權利要求20所述的半導體器件，其中，所述磁性隧道結圖案包括堆疊在所述襯底上的第一磁性圖案和第二磁性圖案以及介于所述第一磁性圖案與所述第二磁性圖案之間的隧道勢皇圖案，并且 其中，所述第一磁性圖案與所述第二磁性圖案中的每一個具有與所述第二磁性圖案和所述隧道勢皇圖案之間的交界面平行的磁化方向。25.根據權利要求20所述的半導體器件，還包括: 下部電極，其位于所述襯底與所述磁性隧道結圖案之間； 選擇元件，其設置在所述襯底上并且通過所述下部電極電連接至所述磁性隧道結圖案；以及 位線，其設置在所述襯底上并且通過所述上部電極電連接至所述磁性隧道結圖案。
【文檔編號】H01L43/02GK105826463SQ201610037265
【公開日】2016年8月3日
【申請日】2016年1月20日
【發明人】樸鐘撤, 權亨峻, 金仁皓, 樸鐘淳
【申請人】三星電子株式會社