晶體管的制作方法
【專利摘要】本發明涉及一種晶體管，在晶體管的勢壘層中設置了低摻雜漏區，由于低摻雜漏區與勢壘層中除低摻雜漏區外的區域的電負性的差異，低摻雜漏區的存在可以調節勢壘層中二維電子氣，改變勢壘層中柵極下方的耗盡層的電場強度，使電場重新分布，減小電場峰值，降低陷阱效應，從而提高擊穿電壓，同時引入了場板，柵極邊緣耗盡層邊界的彎曲程度減弱，電場分布得到調制，峰值電場減小，陷阱效應降低，進一步提高了擊穿電壓，在低摻雜漏區和場板的共同作用下，極大地提高了晶體管的擊穿電壓，增加了晶體管工作的穩定性。
【專利說明】
晶體管
技術領域
[0001]本發明涉及電子器件技術領域，特別是涉及晶體管。
【背景技術】
[0002]GaN材料具有較寬的禁帶寬度，極高的擊穿電場，高導熱率，抗輻照，耐腐蝕等良好的電學特性，是繼第一代半導體材料Ge、Si，第二代化合物半導體材料GaAs、InP之后的第三代半導體材料的典型代表，是制作高頻、高溫、高壓、大功率電子器件和大功率光電子器的理想材料。更重要的是GaN材料可以形成AlGaN/GaN結構，在自發極化和壓電極化的作用下，獲得比第二代化合物半導體異質結濃度更高的二維電子氣(two-dimens1nal electrongas，2DEG)，其具有很高的電子迀移率，極高的峰值電子速度和電子飽和速度。因此，AlGaN/GaN高電子迀移率晶體管(AlGaN/GaN HEMT)在大功率微波器件方面有很好的發展前景。AlGaN/GaN HEMT的結構如圖1所示。
[0003]AlGaN/GaN結構不但在高溫大功率微波器件方面優勢顯著，而且在高性能的高壓低損耗、抗輻照電力開關器件方面也表現出了很大的優勢。但其仍然存在一個問題，就是擊穿電壓VBR較低。AlGaN/GaN HEMT的擊穿電壓低嚴重影響了器件工作的穩定性。
【發明內容】
[0004]基于此，有必要針對現有的高電子迀移率晶體管擊穿電壓較低的問題，提供一種晶體管。
[0005]—種晶體管，其特征在于，包括勢皇層、柵極、漏極、場板以及低摻雜漏區；
[0006]低摻雜漏區設置在柵極和漏極之間的勢皇層內部，且低摻雜漏區的一端與漏極的邊緣重合，低摻雜漏區的另一端與柵極的邊緣不重合；
[0007]場板與柵極連接，場板位于柵極和漏極之間。
[0008]—種晶體管，包括勢皇層、柵極、源極、漏極、場板以及低摻雜漏區；
[0009]低摻雜漏區設置在柵極和漏極之間的勢皇層內部，且低摻雜漏區的一端與漏極的邊緣重合，低摻雜漏區的另一端與柵極的邊緣不重合；
[0010]場板與柵極連接，場板位于柵極和源極之間。
[0011]—種晶體管，包括勢皇層、柵極、源極、漏極、場板以及低摻雜漏區；
[0012]低摻雜漏區設置在柵極和漏極之間的勢皇層內部，且低摻雜漏區的一端與漏極的邊緣重合，低摻雜漏區的另一端與柵極的邊緣不重合；
[0013]場板與源極連接，場板位于柵極和源極之間。
[0014]—種晶體管，包括勢皇層、柵極、源極、漏極、第一場板、第二場板以及低摻雜漏區；
[0015]低摻雜漏區設置在柵極和漏極之間的勢皇層內部，且低摻雜漏區的一端與漏極的邊緣重合，低摻雜漏區的另一端與柵極的邊緣不重合；
[0016]第一場板與柵極連接，第一場板位于柵極和漏極之間；
[0017]第二場板與柵極連接，第二場板位于柵極和源極之間，或者，第二場板與源極連接，第二場板位于柵極和源極之間。
[0018]根據上述本發明的晶體管，其是在晶體管的勢皇層中設置了低摻雜漏區，由于低摻雜漏區與勢皇層中除低摻雜漏區外的區域的電負性的差異，低摻雜漏區的存在可以調節勢皇層中二維電子氣，改變勢皇層中柵極下方的耗盡層的電場強度，使電場重新分布，減小電場峰值，降低陷阱效應，從而提高擊穿電壓，同時引入了場板，柵極邊緣耗盡層邊界的彎曲程度減弱，電場分布得到調制，峰值電場減小，陷阱效應降低，進一步提高了擊穿電壓，在低摻雜漏區和場板的共同作用下，極大地提高了晶體管的擊穿電壓，增加了晶體管工作的穩定性。
【附圖說明】
[0019]圖1是傳統技術中AlGaN/GaNHEMT的器件結構示意圖；
[0020]圖2是其中一個實施例中晶體管的器件結構示意圖；
[0021 ]圖3是其中一個實施例中晶體管的器件結構示意圖；
[0022]圖4是傳統技術中AlGaN/GaN HEMT的耗盡層電場分布示意圖；
[0023]圖5是其中一個實施例中AlGaN/GaN HEMT的耗盡層電場分布示意圖；
[0024]圖6是傳統技術中AlGaN/GaN HEMT的仿真示意圖；
[0025]圖7是其中一個實施例中AlGaN/GaN HEMT的仿真示意圖；
[0026]圖8是有無LDD區的AlGaN/GaN HEMT器件的電場分布示意圖；
[0027]圖9是不同漏源電壓下有LDD區的AlGaN/GaN HEMT器件的電場分布示意圖結構示意圖；
[0028]圖10是同時采用場板和LDD的AlGaN/GaN HEMT器件電場分布示意圖；
[0029]圖11是其中一個實施例中晶體管的器件結構示意圖；
[0030]圖12是其中一個實施例中晶體管的器件結構示意圖；
[0031]圖13是其中一個實施例中晶體管的器件結構示意圖；
[0032]圖14是其中一個實施例中晶體管的器件結構示意圖。
【具體實施方式】
[0033]為使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步的詳細說明。應當理解，此處所描述的【具體實施方式】僅僅用以解釋本發明，并不限定本發明的保護范圍。
[0034]參見圖2所示，為本發明的晶體管的實施例。該實施例中的晶體管，包括勢皇層110、柵極120、漏極130、場板140以及低摻雜漏區112;
[0035]低摻雜漏區112設置在柵極120和漏極130之間的勢皇層內部，且低摻雜漏區112的一端與漏極130的邊緣重合，低摻雜漏區112的另一端與柵極120的邊緣不重合；
[0036]場板140與柵極120連接，場板140位于柵極120和漏極130之間。
[0037]在本實施例中，在晶體管的勢皇層110中設置了低摻雜漏區112，由于低摻雜漏區112與勢皇層110中除低摻雜漏區112外的區域的電負性的差異，低摻雜漏區112的存在可以調節勢皇層110中的二維電子氣，改變勢皇層110中柵極120下方區域的耗盡層的電場強度，使電場重新分布，減小電場峰值，降低陷阱效應，從而提高擊穿電壓，同時引入了場板140，柵極120邊緣耗盡層邊界的彎曲程度減弱，電場分布得到調制，峰值電場減小，陷阱效應降低，進一步提高了擊穿電壓，在低摻雜漏區112和場板140的共同作用下，極大地提高了晶體管的擊穿電壓，增加了晶體管工作的穩定性。
[0038]優選的，低摻雜漏區112是勢皇層110中靠近對應漏極區域的一塊摻雜區域，該區域中含有摻雜材料，與勢皇層110本身的材料不同，可以改變勢皇層110中的二維電子氣濃度和耗盡層的電場強度，但不影響晶體管本身的功能特性。低摻雜漏區是本領域技術人員所知曉的一種概念，也被稱為LDD結構或者輕摻雜漏結構，本領域技術人員在看到低摻雜漏區這一技術名詞時知道如何使用這一技術手段。
[0039]在其中一個實施例中，低摻雜漏區112是在勢皇層110中相應區域注入電負性強度高于預設值的等離子體得到。
[0040]在本實施例中，可以事先確定低摻雜漏區112在勢皇層110中的區域位置，在該區域位置注入等離子體材料，該區域即為低摻雜漏區112，其中，等離子體材料的電負性強度需高于預設值，預設值可以根據勢皇層110中除低摻雜漏區112外的材料的特性來選擇，只要等離子體材料的電負性強度高于預設值，等離子體就可以吸附電子帶負電，以此來改變勢皇層110的二維電子氣濃度和耗盡層的電場強度。
[0041 ]在其中一個實施例中，等離子體材料為氟等離子體。
[0042]在本實施例中，等離子體采用氟等離子體，氟等離子體的電負性強度很高，符合低摻雜漏區112的材料的電負性要求，可以很好地吸附電子帶負電，可以大幅改變勢皇層110的二維電子氣濃度和耗盡層的電場強度。
[0043]在其中一個實施例中，場板140與勢皇層110平行。
[0044]在本實施例中，場板140與勢皇層110平行，有利于減弱柵極120邊緣耗盡層邊界的彎曲程度，調制電場分布，提高擊穿電壓。
[0045]在其中一個實施例中，場板140與柵極120—體成型。
[0046]在本實施例中，一體成型的場板140和柵極120可以避免場板140和柵極120的連接處對耗盡層中電場分布的影響。
[0047]在其中一個實施例中，場板140的材料與柵極120的材料相同。
[0048]在本實施例中，場板140的材料與柵極120的材料相同，避免因場板140的材料與柵極120不同而對耗盡層中電場分布的調節產生不利影響。
[0049]在其中一個實施例中，場板140在勢皇層110的表面上的正投影與低摻雜漏區112在勢皇層110表面上的正投影不重合。
[0050]在本實施例中，場板140在勢皇層110的表面上的正投影與低摻雜漏區112在勢皇層110表面上的正投影不重合，可以減少場板140對耗盡層中電場分布的調節和低摻雜漏區112對耗盡層中電場分布的調節之間的相互影響，優化電場分布的調節。
[0051]在一個具體的實施例中，如圖3所示，晶體管還包括緩沖層150，勢皇層110為AlGaN，緩沖層 150 為 GaN。
[0052]實質上，本實施例中的晶體管為AlGaN/GaN晶體管。
[0053]圖4為常規以GaN為襯底的HEMT器件中AlGaN耗盡層的電場分布情況，柵極(G)正下方耗盡層中電場線平直，邊緣處耗盡層邊界發生彎曲，而且曲率較大，導致柵極邊緣電場線比較集中，柵壓相同時，邊緣耗盡層中的電場強度遠大于柵極正下方的電場強度。
[0054]在本發明中，引入場板(FP)后，柵極邊緣耗盡層邊界的彎曲程度減弱，電場分布得到調制，峰值電場減小，陷阱效應降低，因此提高了擊穿電壓，如圖5所示，其根本原因是在場板下方形成新的耗盡層。
[0055]在柵極(G)和漏極(D)之間用離子注入的方法注入氟等離子體形成低摻雜漏區，因為氟離子有很強的電負性，吸附電子帶負電，可以耗盡柵下的二維電子氣。在低摻雜漏區(LDD區)中的氟離子提供了固定的負電荷，能夠調制電場強度和2DEG濃度，能使電場重新分布，減小電場峰值。在提高擊穿電壓上，LDD區的作用和金屬場板相似。
[0056]本發明還采用silvaco軟件來仿真場板和LDD區對AlGaN/GaN HEMT器件擊穿電壓的影響。仿真得到無場板的器件結構如圖6所示，采用場板的器件結構如圖7所示;在仿真的時候在縱向上設置AlGaN的區域為O?0.01，GaN的區域為0.0I?2，因為AlGaN層只有0.01μm，因此在圖6和圖7中未明顯顯示，但是AlGaN層是真實存在的。本次仿真設計的器件長度為8μηι，柵長為lym，LGS= lym，LGD = 4ym，摻雜濃度為I X 1015cm—3，仿真的2DEG濃度為I X1013cm—2。本次仿真的臨界擊穿電場強度為3MV/cm，當電場強度剛好到達臨界擊穿電場強度時，認為器件已被擊穿，此時的電壓稱為器件的擊穿電壓。
[0057]圖8為漏源電壓為100V時，有無LDD區的AlGaN/GaN HEMT器件的電場分布示意圖，“noFP-device-100”為無場板結構和LDD區的AlGaN/GaN HEMT器件的電場分布，“noFP-LDD-lel2-l-device-100”為無場板結構、有LDD區的AlGaN/GaN HEMT器件的電場分布，LDD區為X=3到X = 4的區域，2DEG的濃度為I X 1012cm—2。
[0058]由圖8可知，電場分布在漏側柵極邊緣存在一個電場峰值，引入LDD區后，會在漏側LDD區邊緣產生一個新的電場峰值，但其遠小于漏側柵極邊緣的電場峰值，因此擊穿最容易在漏側柵極邊緣發生，且大幅降低了柵極邊緣的電場峰值。漏源電壓為100V時，無LDD區的AlGaN/GaN HEMT器件的電場峰值達到3.9MV/cm，大于3MV/cm，說明器件已被擊穿，即無LDD區的AlGaN/GaN HEMT器件的擊穿電壓小于100V;而引入LDD區的AlGaN/GaN HEMT器件的最大電場峰值僅為1.8MV/cm，遠小于3MV/cm，器件未擊穿，因此，采用LDD可以提高HEMT的擊穿電壓。
[0059]漏源電壓為200V和300V時，LDD區為X = 3到X = 5的區域，2DEG的濃度為lX1012cm一2的AlGaN/GaN HEMT器件電場分布如圖9所示。
[0060]由圖9可知，當漏源電壓為200V時，最高電場強度為2.5MV/cm，小于臨界擊穿電壓3MV/cm，說明器件未擊穿；當漏源電壓為300V時，最高電場強度為3.5MV/cm，大于臨界擊穿電壓3MV/cm，說明器件已經擊穿。因此，采用LDD后AlGaN/GaN HEMT器件的擊穿電壓由原來的不到10V提高到200V?300V之間。
[0061 ] 漏源電壓為200V時，同時采用場板和LDD的AlGaN/GaN HEMT器件電場分布如圖10所示(場板區為X = 2到X = 4的區域，LDD區為X = 3到X = 5的區域，2DEG的濃度為lX1012cm—2)，“noFP-LDD-lel2-2-device-200v”是無場板、有LDD時的電場強度曲線，“FP2-LDD-lel2-2-device-200v”是同時采用場板和LDD的電場強度曲線。由圖9可知，在場板邊沿和LDD的邊沿會分別引入一個新的電場峰值，但是會降低柵極邊緣的電場峰值。只采用LDD時的最高電場強度為2.5MV/cm，同時采用場板和LDD時的最高電場強度為2MV/cm，極大的減小了電場強度的最大值，進一步提高了擊穿電壓。
[0062]采用場板和LDD可以在場板和LDD的邊緣分別引入一個新的電場峰值，柵極邊緣的電場峰值會降低，極大的減小了有源區的最大電場峰值，因此可以很大程度地提高AlGaN/GaN HEMT器件的擊穿電壓。
[0063]上述方案中的場板還可以設置在柵極與源極之間，場板連接在柵極或源極上。
[0064]在其中一個實施例中，如圖11所示，一種晶體管，包括勢皇層110、柵極120、源極160、漏極130、場板140以及低摻雜漏區112;
[0065]低摻雜漏區112設置在柵極120和漏極130之間的勢皇層內部，且低摻雜漏區112的一端與漏極130的邊緣重合，低摻雜漏區112的另一端與柵極120的邊緣不重合；
[0066]場板140與柵極120連接，場板140位于柵極120和源極160之間。
[0067]在本實施例中，在晶體管的勢皇層110中設置了低摻雜漏區112，由于低摻雜漏區112與勢皇層110中除低摻雜漏區112外的區域的電負性的差異，低摻雜漏區112的存在可以調節勢皇層110中的二維電子氣，改變勢皇層110中柵極120下方區域的耗盡層的電場強度，使電場重新分布，減小電場峰值，降低陷阱效應，從而提高擊穿電壓，同時引入了場板140，柵極120邊緣耗盡層邊界的彎曲程度減弱，電場分布得到調制，峰值電場減小，陷阱效應降低，進一步提高了擊穿電壓，在低摻雜漏區112和場板140的共同作用下，極大地提高了晶體管的擊穿電壓，增加了晶體管工作的穩定性。
[0068]在其中一個實施例中，如圖12所示，一種晶體管，包括勢皇層110、柵極120、源極160、漏極130、場板140以及低摻雜漏區112;
[0069]低摻雜漏區112設置在柵極120和漏極130之間的勢皇層內部，且低摻雜漏區112的一端與漏極130的邊緣重合，低摻雜漏區112的另一端與柵極120的邊緣不重合；
[0070]場板140與源極160連接，場板140位于柵極120和源極160之間。
[0071]在本實施例中，在晶體管的勢皇層110中設置了低摻雜漏區112，由于低摻雜漏區112與勢皇層110中除低摻雜漏區112外的區域的電負性的差異，低摻雜漏區112的存在可以調節勢皇層110中的二維電子氣，改變勢皇層110中柵極120下方區域的耗盡層的電場強度，使電場重新分布，減小電場峰值，降低陷阱效應，從而提高擊穿電壓，同時引入了場板140，雖然場板140是與源極160連接，但它也是位于柵極120和源極160之間，同樣可以使柵極120邊緣耗盡層邊界的彎曲程度減弱，電場分布得到調制，峰值電場減小，陷阱效應降低，進一步提高了擊穿電壓，在低摻雜漏區112和場板140的共同作用下，極大地提高了晶體管的擊穿電壓，增加了晶體管工作的穩定性。
[0072]在其中一個實施例中，如圖13所示，一種晶體管，包括勢皇層110、柵極120、源極160、漏極130、第一場板170、第二場板180以及低摻雜漏區112;
[0073]低摻雜漏區112設置在柵極120和漏極130之間的勢皇層內部，且低摻雜漏區112的一端與漏極130的邊緣重合，低摻雜漏區112的另一端與柵極120的邊緣不重合；
[0074]第一場板170與柵極120連接，第一場板170位于柵極120和漏極130之間；
[0075]第二場板180與柵極120連接，第二場板180位于柵極120和源極160之間。
[0076]在本實施例中，在晶體管的勢皇層110中設置了低摻雜漏區112，由于低摻雜漏區112與勢皇層110中除低摻雜漏區112外的區域的電負性的差異，低摻雜漏區112的存在可以調節勢皇層110中的二維電子氣，改變勢皇層110中柵極120下方區域的耗盡層的電場強度，使電場重新分布，減小電場峰值，降低陷阱效應，從而提高擊穿電壓，同時引入了第一場板170和第二場板180，可以使柵極120邊緣耗盡層兩邊邊界的彎曲程度均減弱，電場分布得到調制，峰值電場減小，陷阱效應降低，進一步提高了擊穿電壓，在低摻雜漏區112、第一場板170和第二場板180的共同作用下，極大地提高了晶體管的擊穿電壓，增加了晶體管工作的穩定性。
[0077]在其中一個實施例中，如圖14所示，一種晶體管，包括勢皇層110、柵極120、源極160、漏極130、第一場板170、第二場板180以及低摻雜漏區112;
[0078]低摻雜漏區112設置在柵極120和漏極130之間的勢皇層內部，且低摻雜漏區112的一端與漏極130的邊緣重合，低摻雜漏區112的另一端與柵極120的邊緣不重合；
[0079]第一場板170與柵極120連接，第一場板170位于柵極120和漏極130之間；
[0080]第二場板180與源極160連接，第二場板180位于柵極120和源極160之間。
[0081]在本實施例中，在晶體管的勢皇層110中設置了低摻雜漏區112，由于低摻雜漏區112與勢皇層110中除低摻雜漏區112外的區域的電負性的差異，低摻雜漏區112的存在可以調節勢皇層110中的二維電子氣，改變勢皇層110中柵極120下方區域的耗盡層的電場強度，使電場重新分布，減小電場峰值，降低陷阱效應，從而提高擊穿電壓，同時引入了第一場板170和第二場板180，雖然第二場板180是與源極160連接，但它也是位于柵極120和源極160之間，同樣可以使柵極120邊緣耗盡層邊界的彎曲程度減弱，第一場板170和第二場板180可以使柵極120邊緣耗盡層兩邊邊界的彎曲程度均減弱，電場分布得到調制，峰值電場減小，陷阱效應降低，進一步提高了擊穿電壓，在低摻雜漏區112、第一場板170和第二場板180的共同作用下，極大地提高了晶體管的擊穿電壓，增加了晶體管工作的穩定性。
[0082]本發明的場板設置在柵極與源極之間的晶體管與場板設置在柵極與漏極之間的晶體管相似，在上述場板設置在柵極與漏極之間的晶體管的實施例中闡述的技術特征及其有益效果均適用于場板設置在柵極與源極之間的晶體管的實施例中。
[0083]以上所述實施例的各技術特征可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特征所有可能的組合都進行描述，然而，只要這些技術特征的組合不存在矛盾，都應當認為是本說明書記載的范圍。
[0084]以上所述實施例僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對發明專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬于本發明的保護范圍。因此，本發明專利的保護范圍應以所附權利要求為準。
【主權項】
1.一種晶體管，其特征在于，包括勢皇層、柵極、漏極、場板以及低摻雜漏區； 所述低摻雜漏區設置在所述柵極和所述漏極之間的勢皇層內部，且所述低摻雜漏區的一端與漏極的邊緣重合，所述低摻雜漏區的另一端與所述柵極的邊緣不重合； 所述場板與所述柵極連接，所述場板位于所述柵極和所述漏極之間。2.根據權利要求1所述的晶體管，其特征在于，所述低摻雜漏區是在所述勢皇層中相應區域注入電負性強度高于預設值的等離子體得到。3.根據權利要求2所述的晶體管，其特征在于，所述等離子體為氟等離子體。4.根據權利要求1所述的晶體管，其特征在于，所述場板與所述勢皇層平行。5.根據權利要求1所述的晶體管，其特征在于，所述場板與所述柵極一體成型。6.根據權利要求1所述的晶體管，其特征在于，所述場板在所述勢皇層的表面上的正投影與所述低摻雜漏區在所述勢皇層表面上的正投影不重合。7.根據權利要求1至6中任意一項所述的晶體管，其特征在于，還包括緩沖層;所述勢皇層為AlGaN，所述緩沖層為GaN。8.—種晶體管，其特征在于，包括勢皇層、柵極、源極、漏極、場板以及低摻雜漏區； 所述低摻雜漏區設置在所述柵極和所述漏極之間的勢皇層內部，且所述低摻雜漏區的一端與漏極的邊緣重合，所述低摻雜漏區的另一端與所述柵極的邊緣不重合； 所述場板與所述柵極連接，所述場板位于所述柵極和所述源極之間。9.一種晶體管，其特征在于，包括勢皇層、柵極、源極、漏極、場板以及低摻雜漏區； 所述低摻雜漏區設置在所述柵極和所述漏極之間的勢皇層內部，且所述低摻雜漏區的一端與漏極的邊緣重合，所述低摻雜漏區的另一端與所述柵極的邊緣不重合； 所述場板與所述源極連接，所述場板位于所述柵極和所述源極之間。10.—種晶體管，其特征在于，包括勢皇層、柵極、源極、漏極、第一場板、第二場板以及低摻雜漏區； 所述低摻雜漏區設置在所述柵極和所述漏極之間的勢皇層內部，且所述低摻雜漏區的一端與漏極的邊緣重合，所述低摻雜漏區的另一端與所述柵極的邊緣不重合； 所述第一場板與所述柵極連接，所述第一場板位于所述柵極和所述漏極之間； 所述第二場板與所述柵極連接，所述第二場板位于所述柵極和所述源極之間，或者，所述第二場板與所述源極連接，所述第二場板位于所述柵極和所述源極之間。
【文檔編號】H01L29/778GK105826370SQ201610356218
【公開日】2016年8月3日
【申請日】2016年5月25日
【發明人】王佳佳, 丁慶
【申請人】深圳市華訊方舟科技有限公司, 深圳市華訊方舟微電子科技有限公司