晶體管及其形成方法
【專利摘要】一種晶體管及其形成方法，晶體管的形成方法包括：提供襯底；在所述襯底表面形成柵極結構，所述柵極結構包括柵介質層、位于柵介質層表面的保護層、以及位于保護層表面的柵極層；在所述柵極結構的側壁表面形成第一側墻；采用第一過刻蝕工藝刻蝕所述柵極結構和第一側墻周圍的襯底，使所述襯底表面低于所述柵極結構的底部表面；在所述第一過刻蝕工藝之后，在所述第一側墻的表面形成第二側墻。所形成的晶體管形貌改善、性能穩定。
【專利說明】
晶體管及其形成方法
技術領域
[0001]本發明涉及半導體制造技術領域，尤其涉及一種晶體管及其形成方法。
【背景技術】
[0002]隨著集成電路制造技術的快速發展，促使集成電路中的半導體器件，尤其是MOS (Metal Oxide Semiconductor，金屬-氧化物-半導體)器件的尺寸不斷地縮小，以此滿足集成電路發展的微型化和集成化的要求，而晶體管器件是MOS器件中的重要組成部分之一O
[0003]對于晶體管器件來說，隨著晶體管的尺寸持續縮小，現有技術以氧化硅或氮氧化硅材料形成的柵介質層時，已無法滿足晶體管對于性能的要求。尤其是以氧化硅或氮氧化硅作為柵介質層所形成的晶體管容易產漏電流以及雜質擴散等一系列問題，從而影響晶體管的閾值電壓，造成晶體管的可靠性和穩定性下降。
[0004]為解決以上問題，一種以高K柵介質層和金屬柵構成的晶體管被提出，即高K金屬柵(HKMG，High K Metal Gate)晶體管。所述高K金屬柵晶體管采用高K(介電常數)材料代替常用的氧化硅或氮氧化硅作為柵介質材料，以金屬材料或金屬化合物材料替代傳統的多晶硅柵極材料，形成金屬柵。所述高K金屬柵晶體管能夠在縮小尺寸的情況下，能夠減小漏電流，降低工作電壓和功耗，以此提高晶體管的性能。
[0005]然而，隨著半導體工藝節點的不斷縮小，所形成的高K金屬柵晶體管的尺寸不斷縮小，導致制造高K金屬柵晶體管的工藝難度提高，而所形成的高K金屬柵晶體管的性能不穩定。
【發明內容】
[0006]本發明解決的問題是提供一種晶體管及其形成方法，所形成的晶體管形貌改善、性能穩定。
[0007]為解決上述問題，本發明提供一種晶體管及其形成方法，包括:提供襯底；在所述襯底表面形成柵極結構，所述柵極結構包括柵介質層、位于柵介質層表面的保護層、以及位于保護層表面的柵極層；在所述柵極結構的側壁表面形成第一側墻；采用第一過刻蝕工藝刻蝕所述柵極結構和第一側墻周圍的襯底，使所述襯底表面低于所述柵極結構的底部表面；在所述第一過刻蝕工藝之后，在所述第一側墻的表面形成第二側墻。
[0008]可選的，還包括:在形成第二側墻之后，采用第二過刻蝕工藝刻蝕所述柵極結構、第一側墻和第二側墻周圍的襯底，使所述襯底表面低于所述第二側墻的底部表面。
[0009]可選的，還包括:在所述第二過刻蝕工藝之后，重復若干次形成側墻的工藝，在第二側墻表面形成若干層側墻；在每形成一層側墻之后進行一次過刻蝕工藝，使每一層側墻的底部表面低于前一層側墻的底部表面。
[0010]可選的，所述側墻的形成步驟包括:在所述襯底、前一層側墻和柵極結構表面形成側墻層；回刻蝕所述側墻層直至暴露出襯底表面和柵極結構的頂部表面。
[0011]可選的，在形成該層側墻之后進行的過刻蝕工藝和所述回刻蝕工藝為各向異性的干法刻蝕工藝。
[0012]可選的，還包括:在重復若干次形成側墻的工藝以及過刻蝕工藝之后，在所述襯底表面形成半導體層。
[0013]可選的，所述第二側墻的形成步驟包括:在所述襯底、第一側墻和柵極結構表面形成第二側墻層；對所述第二側墻層進行第二回刻蝕工藝，直至暴露出襯底表面和柵極結構的頂部表面。
[0014]可選的，所述第二過刻蝕工藝和所述第二回刻蝕工藝為各向異性的干法刻蝕工
-H-
O
[0015]可選的，還包括:在第二過刻蝕工藝之后，在所述襯底表面形成半導體層。
[0016]可選的，還包括:在形成第二側墻之后，在所述襯底表面形成半導體層。
[0017]可選的，所述半導體層的材料為硅、鍺、硅鍺或碳化硅。
[0018]可選的，所述柵介質層的材料為高K介質材料；所述保護層的材料為鈦、鉭、氮化鈦或氮化鉭中的一種或多種組合；所述柵極層的材料為多晶硅；所述第一側墻或第二側墻的材料為氧化硅、氮化硅或氮氧化硅中的一種或多種組合。
[0019]可選的，還包括:在形成所述第二側墻層之后，在所述襯底表面形成介質層，所述介質層暴露出所述柵極結構的頂部表面；去除所述柵極層，在所述介質層內形成開口 ；在所述開口內形成金屬柵。
[0020]可選的，所述柵極結構還包括:位于襯底表面的柵氧化層，所述柵介質層位于所述柵氧化層表面；所述柵氧化層的材料為氧化硅。
[0021]可選的，所述柵極結構還包括:位于所述柵極層表面的掩膜層。
[0022]可選的，所述掩膜層的材料為氮化娃或無定形碳。
[0023]可選的，所述柵極結構的形成步驟包括:在襯底表面形成柵介質膜；在所述柵介質膜表面形成保護膜；在所述保護膜表面形成柵極膜；在所述柵極膜的部分表面形成掩膜層；以所述掩膜層為掩膜，刻蝕所述柵極膜、保護膜和柵介質膜，直至暴露出襯底表面，形成所述柵介質層、保護層和柵極層。
[0024]可選的，所述第一側墻的形成步驟包括:在所述襯底和柵極結構表面形成第一側墻層；對所述第一側墻層進行第一回刻蝕工藝，直至暴露出襯底表面和柵極結構的頂部表面。
[0025]可選的，所述第一過刻蝕工藝和所述第一回刻蝕工藝為各向異性的干法刻蝕工
-H-
O
[0026]相應的，本發明還提供一種采用上述任一項方法所形成的晶體管，包括:襯底；位于所述襯底表面的柵極結構，所述柵極結構包括柵介質層、位于柵介質層表面的保護層、以及位于保護層表面的柵極層；位于所述柵極結構的側壁表面形成第一側墻；位于所述柵極結構和第一側墻周圍的襯底表面低于所述柵極結構的底部表面；位于所述第一側墻的表面形成第二側墻。
[0027]與現有技術相比，本發明的技術方案具有以下優點:
[0028]本發明的形成方法中，在柵極結構的側壁表面形成第一側墻之后，采用第一過刻蝕工藝刻蝕所述柵極結構和第一側墻周圍的襯底，使所述襯底表面低于所述柵極結構的底部表面；由于后續在所述第一側墻表面形成第二側墻位于所述襯底表面，因此所述第二側墻的底部表面低于所述第一側墻的底部表面；則位于柵介質層表面的保護層到所述第二側墻底部的距離大于到第一側墻底部的距離，所述第二側墻用于隔離所述保護層的能力更強，從而能夠有效避免后續工藝的氣體或液體自所述第二側墻底部滲入并與保護層相接觸的問題。因此，所形成的晶體管中，所述保護層的形貌良好，避免了外部環境對所述保護層邊緣的俯視，則所形成的晶體管的閾值電壓穩定、性能改善。
[0029]進一步，在形成第二側墻之后，采用第二過刻蝕工藝刻蝕所述柵極結構、第一側墻和第二側墻周圍的襯底，使所述襯底表面低于所述第二側墻的底部表面；在所述第二過刻蝕工藝之后，重復若干次形成側墻的工藝，在第二側墻表面形成若干層側墻；在每形成一層側墻之后進行一次過刻蝕工藝，使每一層側墻的底部表面低于前一層側墻的底部表面。由于每一側墻底部表面低于前一層側墻的底部表面，則能夠進一步增加最外層的側墻底部到所述保護層的距離，進而使得所述保護層與外部環境更難接觸，且后續工藝的氣體或液體滲過所述側墻并與保護層接觸的難度增加。因此能夠避免后續工藝對保護層造成腐蝕，使所形成的晶體管的閾值電壓穩定、性能改善。
[0030]進一步，所述側墻的形成步驟包括:在所述襯底、前一層側墻和柵極結構表面形成側墻層；回刻蝕所述側墻層直至暴露出襯底表面和柵極結構的頂部表面。而在形成該層側墻之后進行的過刻蝕工藝和所述回刻蝕工藝的參數相同，即在進行回刻蝕工藝至暴露出襯底表面之后，繼續采用相同的工藝進行過刻蝕，以使襯底表面低于該層側墻底部表面。由于回刻蝕工藝和過刻蝕工藝相同，使得工藝簡化，且節省成本。
[0031]進一步，在形成第二側墻之后，在所述襯底表面形成半導體層。則所述半導體層表面高于所述第二側墻的底部表面，自所述半導體層表面經過所述第二側墻底部至所述保護層的路徑增加；進而避免了后續工藝的氣體或液體自所述半導體層與第二側墻接觸界面滲入至與保護層相接觸，防止所述保護層受到腐蝕。
[0032]本發明的結構中，所述柵極結構和第一側墻周圍的襯底表面低于所述柵極結構的底部表面，而第二側墻位于所述第一側墻表面，因此所述第二側墻的底部表面低于所述第一側墻的底部表面。位于柵介質層表面的保護層到所述第二側墻底部的距離大于到第一側墻底部的距離，所述第二側墻用于隔離所述保護層的能力更強，從而能夠有效避免后續工藝的氣體或液體自所述第二側墻底部滲入并與保護層相接觸的問題。因此，所述晶體管中的保護層形貌良好，所述晶體管的閾值電壓穩定、性能改善。
【附圖說明】
[0033]圖1本發明實施例的一種高K金屬柵晶體管的剖面結構示意圖；
[0034]圖2至圖9是本發明實施例的晶體管的形成過程的剖面結構示意圖。
【具體實施方式】
[0035]如【背景技術】所述，隨著半導體工藝節點的不斷縮小，所形成的高K金屬柵晶體管的尺寸不斷縮小，導致制造高K金屬柵晶體管的工藝難度提高，而所形成的高K金屬柵晶體管的性能不穩定。
[0036]請參考圖1，圖1本發明實施例的一種高K金屬柵晶體管的剖面結構示意圖，包括:襯底100 ;位于襯底100表面的柵極結構，所述柵極結構包括:位于襯底表面的高K柵介質層101 ;位于高K柵介質層101表面的覆蓋層102 ;位于覆蓋層102表面的金屬柵103 ;位于金屬柵103、覆蓋層102和高K柵介質層101側壁表面的側墻104。
[0037]其中，所述覆蓋層102用于阻擋金屬柵103的材料向高K柵介質層101內擴散，避免因所述高K柵介質層101受到金屬材料的污染而使晶體管的閾值電壓發生偏差；所述覆蓋層102的材料為金屬化合物，例如氮化鈦。
[0038]在形成側墻之后，進行后續工藝之前，通常需要采用干法或濕法清洗工藝去除所述襯底100和柵極結構表面的工藝副產物；以濕法清洗工藝為例，需要采用稀氫氟酸溶液(DHF，水與氫氟酸的體積比大于或等于100:1)清洗所述襯底100和柵極結構表面。
[0039]隨著半導體器件的尺寸逐漸減小、半導體器件的密度逐漸增大，所述柵極結構的尺寸縮小，且相鄰柵極結構之間的距離減小，為了滿足技術的發展，所述高K柵介質層101、以及側墻104的厚度也相應縮小。然而，隨著所述側墻104和高K柵介質層101的厚度縮小，用于清洗工藝的氣體或液體更易透過所述側墻104和高K柵介質層101，并且導致所述用于清洗工藝的氣體或液體與所述覆蓋層102相接觸，對所述覆蓋層102造成腐蝕；具體的，所述用于清洗工藝的氣體或液體容易自所述側墻104與襯底100相接觸的界面滲入，并滲透過所述側墻104與高K柵介質層101相接觸的界面，最終與所述覆蓋層102相接觸，對所述覆蓋層102的邊緣造成腐蝕。因此，容易使所述覆蓋層102的邊緣形貌變差，繼而影響所形成的晶體管的閾值電壓穩定性、以及器件可靠性。
[0040]為了解決上述問題，本發明提供一種晶體管及其形成方法。所述形成方法中，在柵極結構的側壁表面形成第一側墻之后，采用第一過刻蝕工藝刻蝕所述柵極結構和第一側墻周圍的襯底，使所述襯底表面低于所述柵極結構的底部表面；由于后續在所述第一側墻表面形成第二側墻位于所述襯底表面，因此所述第二側墻的底部表面低于所述第一側墻的底部表面；則位于柵介質層表面的保護層到所述第二側墻底部的距離大于到第一側墻底部的距離，所述第二側墻用于隔離所述保護層的能力更強，從而能夠有效避免后續工藝的氣體或液體自所述第二側墻底部滲入并與保護層相接觸的問題。因此，所形成的晶體管中，所述保護層的形貌良好，避免了外部環境對所述保護層邊緣的俯視，則所形成的晶體管的閾值電壓穩定、性能改善。
[0041]為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0042]圖2至圖9是本發明實施例的晶體管的形成過程的剖面結構示意圖。
[0043]請參考圖2，提供襯底200 ;在所述襯底200表面形成柵極結構，所述柵極結構包括柵介質層201、位于柵介質層201表面的保護層202、以及位于保護層202表面的柵極層203。
[0044]在本實施例中，所述襯底200為平面基底。所述襯底200為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅(SOI)襯底、絕緣體上鍺(GOI)襯底、玻璃襯底或II1-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。本實施例中，所述襯底200為硅襯底。
[0045]在本實施例中，所述襯底200內還具有淺溝槽隔離結構(Shal low TrenchIsolator，簡稱STI)，所述淺溝槽隔離結構用于隔離襯底200內的有源區，所述淺溝槽隔離結構的材料為氧化硅、氮氧化硅或低K介質材料。
[0046]在另一實施例中，所述襯底包括:基底、位于基底表面的鰭部、以及位于基底表面的隔離層，所述隔離層覆蓋部分鰭部的側壁，且所述隔離層的表面低于所述鰭部的頂部表面；所述偽柵極結構橫跨于所述鰭部上，且所述偽柵極結構位于部分隔離層表面、以及鰭部的側壁和頂部表面。
[0047]在一實施例中，所述基底和鰭部能夠由半導體襯底刻蝕形成；所述半導體襯底為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅(SOI)襯底、絕緣體上鍺(GOI)襯底；通過刻蝕部分所述半導體襯底，能夠在所述半導體襯底內形成若干溝槽，相鄰溝槽之間的半導體襯底形成鰭部，而且位于鰭部底部的半導體襯底形成基底。
[0048]在其它實施例中，所述鰭部還能夠通過外延工藝形成于基底表面；所述基底為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅(SOI)襯底、絕緣體上鍺(GOI)襯底；所述鰭部的材料為娃、娃鍺、鍺或碳化娃。
[0049]在本實施例中，所述柵極結構為偽柵極結構，其中的柵極層203為后續形成的金屬柵占據空間位置。所述柵極層203的材料為無定形娃(amorphous poly)或多晶娃(crystal poly);所述柵極層203的厚度為500埃?1500埃，所述柵極層203的厚度決定了后續所形成的柵極層的厚度。由于后續需要去除所述柵極層203，而所述無定形硅或多晶硅易于被刻蝕、保型性良好、且易于被去除的材料，因此以所述無定形硅或多晶硅為材料形成柵極層203，能夠使所述柵極層203的形貌良好、結構穩定、易于被去除。
[0050]在本實施例中，所述柵極結構還包括:位于所述柵極層203表面的掩膜層204。所述柵極結構的形成步驟包括:在襯底200表面形成柵介質膜；在所述柵介質膜表面形成保護膜；在所述保護膜表面形成柵極膜；在所述柵極膜的部分表面形成掩膜層204 ;以所述掩膜層204為掩膜，刻蝕所述柵極膜、保護膜和柵介質膜，直至暴露出襯底200表面，形成所述柵介質層201、保護層202和柵極層203。
[0051]所述掩膜層204的材料為氮化硅、氮氧化硅、摻碳的氮氧化硅、摻硼的氮氧化硅或無定形碳中的一種或多種；所述掩膜層204的厚度為10埃?200埃。所述掩膜層204的形成工藝包括:在所述柵極膜表面形成掩膜材料膜；在所述掩膜材料膜表面形成圖形化層，所述圖形化層覆蓋需要形成柵極層203的對應區域；以所述圖形化層為掩膜，刻蝕所述掩膜材料膜，直至暴露出柵極膜表面為止，形成掩膜層204。在本實施例中，所述掩膜層的材料為無定形碳。
[0052]其中，所述掩膜材料膜的形成工藝為原子層沉積工藝或化學氣相沉積工藝；所述圖形化層能夠為圖形化的光刻膠層，也能夠為采用多重圖形掩膜工藝形成的掩膜，例如自對準雙重圖形(Self-Aligned Double Patterning，簡稱 SADP)掩膜。
[0053]所述柵介質層201的材料為高K介質材料，所述高K介質材料的介電常數大于或等于 4。所述高 K 介質材料包括 LaO、A10、BaZrO、HfZrO、HfZrON、HfLaO、HfS1、HfS1N、LaSi0、AlSi0、HfTa0、HfTi0、(Ba, Sr) Ti03、A1203、Si3N4。所述柵介質膜的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述柵介質層201的厚度為10埃?50埃。
[0054]在一實施例中，所述柵極結構還包括:位于襯底200表面的柵氧化層，所述柵介質層201位于所述柵氧化層表面；所述柵氧化層的材料為氧化硅；所述柵氧化層的形成工藝包括熱氧化工藝、原位蒸汽生成工藝(In-Situ Steam Generat1n，簡稱ISSG)或化學氣相沉積工藝。所述柵氧化層用于增強所述柵介質層201與襯底200之間的結合強度。
[0055]所述保護層202的材料為鈦、鉭、氮化鈦或氮化鉭中的一種或多種組合；所述保護層202的厚度為10埃?50埃。所述保護膜的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。
[0056]所述保護層202阻止后續形成的金屬柵內的金屬原子向柵介質層201內擴散，保證了所述柵介質層的介電常數，維持了所形成的晶體管的閾值電壓穩定。而且，在形成偽柵極層之前形成所述高K介質材料的柵介質層201，當后續去除所述柵極層203之后，暴露出所述保護層202，后續在所述保護層202表面形成金屬柵，則所述保護層202能夠在去除柵極層203時保護所述柵介質層201表面免受損傷。
[0057]請參考圖3，在所述襯底200和柵極結構表面形成第一側墻層205。
[0058]所述第一側墻層205的材料為氧化硅、氮化硅或氮氧化硅中的一種或多種組合。在本實施例中，所述第一側墻層205的材料與所述掩膜層204的材料不同，使所述第一側墻層205與掩膜層204之間具有較高的刻蝕選擇比，能夠使后續的第一回刻蝕工藝停止于掩膜層204表面。在本實施例中，所述第一側墻205的材料為氧化硅。
[0059]所述第一側墻層205的厚度為10埃?200埃；所述第一側墻層205的厚度即后續形成的第一側墻的厚度。所述第一側墻層205的形成工藝為原子層沉積(ALD)工藝、化學氣相沉積工藝或物理氣相沉積工藝。
[0060]請參考圖4，對所述第一側墻層205 (如圖3所示)進行第一回刻蝕工藝，直至暴露出襯底200表面和柵極結構的頂部表面，在所述柵極結構的側壁表面形成第一側墻205a。
[0061]所述第一側墻205a用于保護所述柵極結構的側壁表面，而且，所述第一側墻205a還能夠用于定義后續需要形成于襯底200內的輕摻雜區或源漏區的位置。
[0062]所述第一回刻蝕工藝為無掩膜刻蝕工藝，由于所述第一側墻層205的材料與襯底200表面的材料、以及掩膜層204的材料不同，因此所述第一側墻層205與襯底200和掩膜層204之間具有較高的刻蝕選擇比，因此，所述第一回刻蝕工藝能夠停止于所述襯底200和掩膜層204表面。
[0063]所述第一回刻蝕工藝為各向異性的干法刻蝕工藝；本實施例中，所述各向異性的干法刻蝕工藝的參數包括:刻蝕氣體包括碳氟氣體、O2和載氣，刻蝕氣體的流量為50sccm?lOOOsccm，氣體壓力為Imtorr?50mtorr，偏置電壓為1V?500V，功率為10ff ?800W，溫度為 40°C?200°C;其中，所述碳氟氣體包括 CF4、C3FS、C4FS、CH2F2、CH3F、CHF3中的一種或多種；所述載氣為Ar、He、或者N2中的一種或幾種。
[0064]請參考圖5，采用第一過刻蝕工藝刻蝕所述柵極結構和第一側墻205a周圍的襯底200，使所述襯底200a表面低于所述柵極結構的底部表面。
[0065]所述第一過刻蝕工藝用于使襯底200表面低于第一側墻205a底部表面、以及柵極結構底部表面，以便后續在襯底和第一側墻205a表面形成第二側墻之后，能夠使第二側墻的底部低于所述第一側墻205a的底部，則所述保護層202到所述第二側墻底部的距離大于到第一側墻205a底部的距離，因此所述第二側墻底部到保護層的距離增大，則后續工藝中所采用的溶液或氣體難以沿襯底200a接觸第二側墻和第一側墻205a的界面滲入柵極結構內部，避免了所述保護層202因接觸所述溶液或氣體而發生腐蝕，保證了所述保持202的形貌穩定。
[0066]所述第一過刻蝕工藝的刻蝕深度為5nm?10nm。所述第一過刻蝕工藝的刻蝕深度即所述襯底200a表面低于柵極結構底部表面的距離，即后續形成的第二側墻底部到第一側墻205a底部或柵極結構底部的距離。所述第一過刻蝕的刻蝕深度決定了后續形成的第二側墻對于保護層202的保護能力；若所述第一過刻蝕工藝的刻蝕深度較淺，則所述第二側墻對保護層202的保護能力不足；若所述第一過刻蝕工藝過深，則造成了不必要的襯底200浪費；當所述第一過刻蝕工藝的刻蝕深度為5nm?10nm，即能夠保證第二側墻對保護層202的保護能力，又能夠避免不必要的浪費。
[0067]所述第一過刻蝕工藝為無掩膜刻蝕工藝。由于所述柵極結構的頂部表面具有掩膜層204進行保護，而所述柵極結構的側壁表面具有第一側墻205a進行保護，因此所述第一過刻蝕工藝無需額外形成掩膜層，從而簡化了工藝步驟、節省工藝成本。
[0068]所述第一過刻蝕工藝為各向異性的干法刻蝕工藝。在本實施例中，所述襯底200為硅襯底，所述各向異性的干法刻蝕工藝的參數包括:刻蝕氣體包括(:12或HBr中的一種或兩種、以及載氣；所述HBr的流量為200sccm?800sccm ;所述012的流量為20sccm?10sccm ;所述載氣為Ar、He、或者隊中的一種或幾種；所述載氣的流量為50sccm?lOOOsccm，刻蝕腔室的壓力為2mTorr?200mTorr，刻蝕時間為15秒?60秒。
[0069]在本實施例中，在所述第一過刻蝕工藝之后，以所述柵極結構和第一側墻205a為掩膜，在所述柵極結構兩側的襯底200a內形成輕摻雜區。在另一實施例中，在所述第一過刻蝕工藝之前，以所述柵極結構和第一側墻為掩膜，在所述柵極結構兩側的襯底內形成輕慘雜區。
[0070]請參考圖6，在所述第一過刻蝕工藝之后，在所述第一側墻205a的表面形成第二側墻206。
[0071]所述第二側墻206用于保護所述柵極結構的側壁表面，而且，所述第二側墻206還能夠用于定義后續需要形成于襯底200內的輕摻雜區或源漏區的位置。
[0072]所述第二側墻206的形成步驟包括:在所述襯底200a、第一側墻205a和柵極結構表面形成第二側墻層；對所述第二側墻層進行第二回刻蝕工藝，直至暴露出襯底200a表面和柵極結構的頂部表面。
[0073]所述第二側墻206的材料為氧化硅、氮化硅或氮氧化硅中的一種或多種組合。在本實施例中，所述第二側墻206的材料與所述掩膜層204的材料不同，使所述第二側墻層與掩膜層204之間具有較高的刻蝕選擇比，能夠使所述第二回刻蝕工藝停止于掩膜層204表面。而且，所述第二側墻層的材料與所述第一側墻205a的材料不同，以保證在第二回刻蝕工藝中，不會損傷所述第一側墻205a的形貌。在本實施例中，所述第二側墻206的材料為氮化娃。
[0074]所述第二側墻層的厚度為10埃?200埃，所述第二側墻層的厚度即所形成的第二側墻206的厚度。所述第二側墻層的形成工藝為原子層沉積(ALD)工藝、化學氣相沉積工藝或物理氣相沉積工藝。
[0075]所述第二回刻蝕工藝為無掩膜刻蝕工藝，由于所述第二側墻層的材料與襯底200表面的材料、以及掩膜層204的材料不同，因此所述第二側墻層與襯底200和掩膜層204之間具有較高的刻蝕選擇比，因此，所述第二回刻蝕工藝能夠停止于所述襯底200和掩膜層204表面。
[0076]所述第二回刻蝕工藝為各向異性的干法刻蝕工藝；本實施例中，所述各向異性的干法刻蝕工藝的參數包括:刻蝕氣體包括碳氟氣體、O2和載氣，刻蝕氣體的流量為50sccm?lOOOsccm，氣體壓力為Imtorr?50mtorr，偏置電壓為1V?500V，功率為10ff ?800W，溫度為 40°C?200°C;其中，所述碳氟氣體包括 CF4、C3FS、C4FS、CH2F2、CH3F、CHF3中的一種或多種；所述載氣為Ar、He、或者N2中的一種或幾種。
[0077]請參考圖7，在形成第二側墻206之后，采用第二過刻蝕工藝刻蝕所述柵極結構、第一側墻205a和第二側墻206周圍的襯底200a (如圖6所示)，使所述襯底200b表面低于所述第二側墻206的底部表面。
[0078]所述第二過刻蝕工藝用于使所述柵極結構、第一側墻205a和第二側墻206周圍的襯底200b表面能夠低于所述第二側墻206的底部表面，由于后續需要在所述第二側墻206表面形成一層或若干層側墻，則后續形成的所述側墻底部表面能夠低于所述第二側墻206的底部表面，使所述保護層202到所述側墻底部的距離、大于到第二側墻206底部的距離。從而，增加了后續工藝中所采用的氣體或液體自所述襯底200b沿側墻、第二側墻206和第一側墻205a相接觸的界面滲入的路徑，使所述保護層202難以與所述氣體或液體相接觸，避免了所述保護層發生腐蝕。
[0079]所述第二過刻蝕工藝的刻蝕深度為5nm?10nm。所述第二過刻蝕工藝的刻蝕深度即所述襯底200b表面低于第二側墻206底部表面的距離，即后續形成的側墻底部到第二側墻206底部的距離。所述第二過刻蝕的刻蝕深度決定了后續形成的側墻對于保護層202的保護能力；若所述第二過刻蝕工藝的刻蝕深度較淺，則所述側墻對保護層202的保護能力不足；若所述第二過刻蝕工藝過深，則造成了不必要的襯底200浪費。
[0080]所述第二過刻蝕工藝為無掩膜刻蝕工藝。由于所述柵極結構的頂部表面具有掩膜層204進行保護，而所述柵極結構的側壁表面具有第二側墻206進行保護，因此所述第二過刻蝕工藝無需額外形成掩膜層，從而簡化了工藝步驟、節省工藝成本。
[0081]所述第二過刻蝕工藝為各向異性的干法刻蝕工藝。在本實施例中，所述襯底200為硅襯底，所述各向異性的干法刻蝕工藝的參數包括:刻蝕氣體包括(:12或HBr中的一種或兩種、以及載氣；所述HBr的流量為200sccm?800sccm ;所述012的流量為20sccm?10sccm ;所述載氣為Ar、He、或者隊中的一種或幾種；所述載氣的流量為50sccm?lOOOsccm，刻蝕腔室的壓力為2mTorr?200mTorr，刻蝕時間為15秒?60秒。
[0082]請參考圖8，在所述第二過刻蝕工藝之后，重復若干次形成側墻的工藝，在第二側墻206表面形成若干層側墻。
[0083]在所述第二側墻206表面形成的側墻的層數為I層至3層。在本實施例中，在所述第二側墻層206表面形成第三側墻208，所述第三側墻208的底部表面低于所述第二側墻206的底部表面。并且，在形成所述第三側墻208之后，在所述第三側墻208、第二側墻206、第一側墻205a和柵極結構兩側的襯底內分別形成源漏區。
[0084]所述側墻的形成步驟包括:在所述襯底200b、前一層側墻和柵極結構表面形成側墻層；回刻蝕所述側墻層直至暴露出襯底200b表面和柵極結構的頂部表面。
[0085]所述側墻的材料為氧化硅、氮化硅或氮氧化硅中的一種或多種組合。在本實施例中，所述側墻的材料與所述掩膜層204的材料不同，使所述側墻層與掩膜層204之間具有較高的刻蝕選擇比，能夠使所述回刻蝕工藝停止于掩膜層204表面。在本實施例中，所述第三側墻208的材料為氧化硅。
[0086]所述側墻層的厚度為10埃?200埃，所述側墻層的厚度即所形成的側墻的厚度。所述側墻層的形成工藝為原子層沉積(ALD)工藝、化學氣相沉積工藝或物理氣相沉積工
-H-
O
[0087]所述回刻蝕工藝為無掩膜刻蝕工藝，由于所述側墻層的材料與襯底200b表面的材料、以及掩膜層204的材料不同，因此所述側墻層與襯底200和掩膜層204之間具有較高的刻蝕選擇比，因此，所述回刻蝕工藝能夠停止于所述襯底200和掩膜層204表面。
[0088]所述回刻蝕工藝為各向異性的干法刻蝕工藝；本實施例中，所述各向異性的干法刻蝕工藝的參數包括:刻蝕氣體包括碳氟氣體、O2和載氣，刻蝕氣體的流量為50SCCm?lOOOsccm,氣體壓力為Imtorr?50mtorr，偏置電壓為1V?500V，功率為10W?800W，溫度為40°C?200°C ;其中，所述碳氟氣體包括CF4、C3F8, C4F8, CH2F2, CH3F, CHF3中的一種或多種；所述載氣為Ar、He、或者N2中的一種或幾種。
[0089]在一實施例中，在每形成一層側墻之后進行一次過刻蝕工藝，以此使每一層側墻的底部表面低于前一層側墻的底部表面，使后續工藝中所的氣體或液體自所述襯底200b沿側墻、第二側墻206和第一側墻205a相接觸的界面滲入的路徑增加，則所述保護層202難以與所述氣體或液體相接觸，避免了所述保護層202發生腐蝕。
[0090]每一次過刻蝕工藝的刻蝕深度為5nm?10nm。所述過刻蝕工藝的刻蝕深度即所述襯底200b表面低于前一層側墻底部表面的距離，即后續形成的側墻底部到前一層側墻底部的距離。
[0091]所述過刻蝕工藝為無掩膜刻蝕工藝。由于所述柵極結構的頂部表面具有掩膜層204進行保護，而所述柵極結構的側壁表面具有側墻進行保護，因此所述過刻蝕工藝無需額外形成掩膜層，從而簡化了工藝步驟、節省工藝成本。
[0092]所述過刻蝕工藝為各向異性的干法刻蝕工藝。在本實施例中，所述襯底200為硅襯底，所述各向異性的干法刻蝕工藝的參數包括:刻蝕氣體包括Cl2SHBr中的一種或兩種、以及載氣；所述HBr的流量為200sccm?800sccm ;所述012的流量為20sccm?10sccm ;所述載氣為Ar、He、或者隊中的一種或幾種；所述載氣的流量為50sccm?lOOOsccm，刻蝕腔室的壓力為2mTorr?200mTorr，刻蝕時間為15秒?60秒。
[0093]請參考圖9，在重復若干次形成側墻的工藝以及過刻蝕工藝之后，在所述襯底200b表面形成半導體層207。
[0094]在形成半導體層207之前，對所述襯底200、側墻和柵極結構表面進行清洗工藝，所述清洗工藝用于去除附著于襯底200、側墻和柵極結構表面的工藝副產物；所述清洗工藝為濕法清洗工藝或干法清洗工藝。在本實施例中，所述清洗工藝為濕法清洗工藝，所述濕法清洗的清洗液為稀氫氟酸溶液，所述稀氫氟酸溶液中，水和氫氟酸的體積比大于或等于100:1。在所述柵極結構內，所述保護層202的材料為金屬或金屬化合物，所述清洗工藝的清洗液容易對所述保護層202造成腐蝕。
[0095]由于所形成的側墻底部均低于前一層的側墻底部，使得柵極結構內的保護層202到最外層的側墻底部的距離增大，且自所述保護層邊緣沿所述襯底200b與第一側墻205a、第二側墻206和側墻的接觸界面至外部的路徑較長，使得濕法清洗工藝的清洗液難以自外部滲入所述柵極結構內部，從而避免了所述清洗液與所述保護層202相接觸，防止所述保護層202發生腐蝕，從而使得所形成的晶體管的閾值電壓穩定，所形成的晶體管的性能提尚O
[0096]在本實施例中，在形成第二側墻206之后，或者在第二過刻蝕工藝之后，在所述襯底表面形成半導體層207，所述半導體層207用于形成晶體管的源漏區，并且所述半導體層207與所述側墻靠近底部的側壁相接觸，使得清洗工藝的氣體或液體更難以滲透進入柵極結構，進一步防止所述保護層202被腐蝕。在本實施例中，在第二側墻206表面形成第三側墻208之后，形成所述半導體層207。在另一實施例中，還能夠在形成一層或若干層側墻之后，或者在形成若干層側墻之后的過刻蝕工藝之后，形成所述半導體層。在其它實施例中，還能夠不形成所述半導體層207。
[0097]所述半導體層207的材料為硅、鍺、硅鍺(SiGe)或碳化硅(SiC);所述半導體層207的形成工藝為選擇性外延沉積工藝；所述半導體207的表面能夠低于、高于或齊平于所述柵極結構的底部表面。
[0098]在一實施例中，所形成的晶體管為PMOS晶體管，所述半導體層207的材料能夠為硅鍺，而位于柵極結構底部的襯底200b材料為硅，所述硅鍺與硅之間具有晶格失配，因此所述半導體層207能夠向位于柵極結構底部的襯底200b施加壓應力，從而提高PMOS晶體管溝道區的載流子迀移率。
[0099]所述半導體層207的材料為硅鍺時，形成所述半導體層207的選擇性外延沉積工藝包括:工藝氣體包括硅源氣體(SiH4SSiH2Cl2)和鍺源氣體(GeH4),所述硅源氣體或鍺源氣體的流量為I標準毫升/分鐘?1000標準毫升/分鐘；溫度為500攝氏度?800攝氏度，氣壓為I托?100托，工藝氣體還包括HCl和H2,所述HCl的流量為I標準毫升/分鐘?1000標準毫升/分鐘，比的流量為0.1標準升/分鐘?50標準升/分鐘。
[0100]在另一實施例中，所形成的晶體管為NMOS晶體管，所述半導體層207的材料能夠為碳化硅，而位于柵極結構底部的襯底200b材料為硅，所述碳化硅與硅之間具有晶格失配，因此所述半導體層207能夠向位于柵極結構底部的襯底200b施加拉應力，從而提高NMOS晶體管溝道區的載流子迀移率。
[0101]所述半導體層207的材料為碳化硅時，形成所述半導體層207的選擇性外延沉積工藝包括:工藝氣體包括:硅源氣體(SiH4S SiH2Cl2)和碳源氣體(CH4XH3Cl或CH2Cl2)，所述硅源氣體和碳源氣體的流量為I標準毫升/分鐘?1000標準毫升/分鐘；溫度為500攝氏度?800攝氏度，氣壓為I托?100托，工藝氣還體包括HCl和H2,所述HCl的流量為I標準毫升/分鐘?1000標準毫升/分鐘，112的流量為0.1標準升/分鐘?50標準升/分鐘。
[0102]在其它實施例中，所述半導體層207的材料還能夠為單晶硅。
[0103]本實施例中，在形成所述半導體層207之后，采用離子注入工藝，在所述柵極結構、第一側墻205a、第二側墻206和若干層側墻兩側的半導體層207內分別形成源漏區。
[0104]在本實施例中，所形成的晶體管為高K金屬柵結構晶體管，且所述柵極結構中的柵極層203為多晶硅材料的偽柵極層，因此，在形成源漏區之后，需要去除所述柵極層203，并以金屬柵替代。形成所述金屬柵的工藝包括步驟包括:在形成源漏區之后，在所述襯底200b或半導體層207表面形成介質層，所述介質層暴露出所述柵極結構的頂部表面；去除所述柵極層203，在所述介質層內形成開口 ；在所述開口內形成金屬柵。
[0105]所述介質層的材料為氧化硅、氮化硅、氮氧化硅、低K介質材料(介電常數為
2.5?3.9)或超低K介質材料(介電常數小于2.5)中的一種或多種；所述介質層的形成步驟包括:在所述襯底200b或半導體層207表面、側墻表面、以及柵極結構表面形成介質膜；平坦化所述介質膜直至暴露出所述柵極結構的頂部表面為止。
[0106]所述金屬柵的材料為銅、鎢或鋁。所述金屬柵的形成步驟包括:在所述介質層表面和所述開口內形成填充滿所述開口的金屬膜；平坦化所述金屬膜直至暴露出所述介質層表面為止，形成所述金屬柵。在形成所述金屬膜之前，還能夠在所述介質層和開口內壁表面形成拋光停止層、功函數層中的一者或兩者。
[0107]綜上，本實施例中，在柵極結構的側壁表面形成第一側墻之后，采用第一過刻蝕工藝刻蝕所述柵極結構和第一側墻周圍的襯底，使所述襯底表面低于所述柵極結構的底部表面；由于后續在所述第一側墻表面形成第二側墻位于所述襯底表面，因此所述第二側墻的底部表面低于所述第一側墻的底部表面；則位于柵介質層表面的保護層到所述第二側墻底部的距離大于到第一側墻底部的距離，所述第二側墻用于隔離所述保護層的能力更強，從而能夠有效避免后續工藝的氣體或液體自所述第二側墻底部滲入并與保護層相接觸的問題。因此，所形成的晶體管中，所述保護層的形貌良好，避免了外部環境對所述保護層邊緣的俯視，則所形成的晶體管的閾值電壓穩定、性能改善。
[0108]相應的，本發明還提供一種采用上述方法所形成的晶體管，請繼續參考圖9，包括:襯底200b ;位于所述襯底200b表面的柵極結構，所述柵極結構包括柵介質層201、位于柵介質層201表面的保護層202、以及位于保護層202表面的柵極層203 ;位于所述柵極結構的側壁表面形成第一側墻205a ;位于所述柵極結構和第一側墻205a周圍的襯底200b表面低于所述柵極結構的底部表面；位于所述第一側墻205的表面形成第二側墻206。
[0109]在本實施例中，所述襯底200b為平面基底。所述襯底200b為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅(SOI)襯底、絕緣體上鍺(GOI)襯底、玻璃襯底或II1-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。本實施例中，所述襯底200b為硅襯底。
[0110]在本實施例中，所述襯底200b內還具有淺溝槽隔離結構(Shal low TrenchIsolator，簡稱STI)，所述淺溝槽隔離結構用于隔離襯底200b內的有源區，所述淺溝槽隔離結構的材料為氧化硅、氮氧化硅或低K介質材料。
[0111]在另一實施例中，所述襯底包括:基底、位于基底表面的鰭部、以及位于基底表面的隔離層，所述隔離層覆蓋部分鰭部的側壁，且所述隔離層的表面低于所述鰭部的頂部表面；所述偽柵極結構橫跨于所述鰭部上，且所述偽柵極結構位于部分隔離層表面、以及鰭部的側壁和頂部表面。
[0112]在本實施例中，所述柵極結構為偽柵極結構，其中的柵極層203為后續形成的金屬柵占據空間位置。所述柵極層203的材料為無定形娃(amorphous poly)或多晶娃(crystal poly);所述柵極層203的厚度為500埃?1500埃。
[0113]在另一實施例中，所述柵極層為金屬柵，所述金屬柵的材料為銅、鎢或鋁。所述金屬柵和保護層202之間還具有拋光停止層、功函數層中的一者或兩者。
[0114]在本實施例中，所述柵極結構還包括:位于所述柵極層203表面的掩膜層204。所述掩膜層204的材料為氮化娃、氮氧化娃、摻碳的氮氧化娃、摻硼的氮氧化娃或無定形碳中的一種或多種；所述掩膜層204的厚度為10埃?200埃。
[0115]所述柵介質層201的材料為高K介質材料，所述高K介質材料的介電常數大于或等于 4 ;所述高 K 介質材料包括 LaO、A10、BaZrO、HfZrO、HfZrON、HfLaO、HfS1、HfS1N、LaS1、AlS1、HfTaO、HfT1、(Ba, Sr) Ti03、Al203、Si3N4;所述柵介質層 201 的厚度為 10 埃?50埃。
[0116]在一實施例中，所述柵極結構還包括:位于襯底200b表面的柵氧化層，所述柵介質層201位于所述柵氧化層表面；所述柵氧化層的材料為氧化硅；
[0117]所述保護層202的材料為鈦、鉭、氮化鈦或氮化鉭中的一種或多種組合；所述保護層202的厚度為10埃?50埃。
[0118]所述第一側墻205a的材料為氧化硅、氮化硅或氮氧化硅中的一種或多種組合。所述第一側墻205a的厚度為10埃?200埃。所述第二側墻206的材料為氧化硅、氮化硅或氮氧化硅中的一種或多種組合；所述第二側墻206的厚度為10埃?200埃。所述第二側墻206的底部低于所述第一側墻205a的底部的距離為5nm?10nm。
[0119]所述晶體管還包括:位于所述第二側墻206表面的若干層側墻，且每一層側墻的底部表面低于前一層側墻的底部表面。所述側墻的層數為I層至3層。在本實施例中，在所述第二側墻層206表面形成第三側墻208，所述第三側墻208的底部表面低于所述第二側墻206的底部表面。
[0120]所述側墻的材料為氧化硅、氮化硅或氮氧化硅中的一種或多種組合；所述側墻的厚度為10埃?200埃；每一層側墻底部低于前一層側墻底部的距離為5nm?10nm。
[0121]本實施例中，所述襯底表面還具有半導體層207。所述半導體層207的材料為娃、鍺、硅鍺(SiGe)或碳化硅(SiC);所述半導體207的表面能夠低于、高于或齊平于所述柵極結構的底部表面。在一實施例中，所形成的晶體管為PMOS晶體管，所述半導體層207的材料能夠為硅鍺；在另一實施例中，所形成的晶體管為NMOS晶體管，所述半導體層207的材料能夠為碳化硅。在其它實施例中，所述半導體層207的材料還能夠為單晶硅。
[0122]綜上，本實施例中，所述柵極結構和第一側墻周圍的襯底表面低于所述柵極結構的底部表面，而第二側墻位于所述第一側墻表面，因此所述第二側墻的底部表面低于所述第一側墻的底部表面。位于柵介質層表面的保護層到所述第二側墻底部的距離大于到第一側墻底部的距離，所述第二側墻用于隔離所述保護層的能力更強，從而能夠有效避免后續工藝的氣體或液體自所述第二側墻底部滲入并與保護層相接觸的問題。因此，所述晶體管中的保護層形貌良好，所述晶體管的閾值電壓穩定、性能改善。
[0123]雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
【主權項】
1.一種晶體管及其形成方法，其特征在于，包括: 提供襯底； 在所述襯底表面形成柵極結構，所述柵極結構包括柵介質層、位于柵介質層表面的保護層、以及位于保護層表面的柵極層； 在所述柵極結構的側壁表面形成第一側墻； 采用第一過刻蝕工藝刻蝕所述柵極結構和第一側墻周圍的襯底，使所述襯底表面低于所述柵極結構的底部表面； 在所述第一過刻蝕工藝之后，在所述第一側墻的表面形成第二側墻。2.如權利要求1所述的晶體管及其形成方法，其特征在于，還包括:在形成第二側墻之后，采用第二過刻蝕工藝刻蝕所述柵極結構、第一側墻和第二側墻周圍的襯底，使所述襯底表面低于所述第二側墻的底部表面。3.如權利要求2所述的晶體管及其形成方法，其特征在于，還包括:在所述第二過刻蝕工藝之后，重復若干次形成側墻的工藝，在第二側墻表面形成若干層側墻；在每形成一層側墻之后進行一次過刻蝕工藝，使每一層側墻的底部表面低于前一層側墻的底部表面。4.如權利要求3所述的晶體管及其形成方法，其特征在于，所述側墻的形成步驟包括:在所述襯底、前一層側墻和柵極結構表面形成側墻層；回刻蝕所述側墻層直至暴露出襯底表面和柵極結構的頂部表面。5.如權利要求4所述的晶體管及其形成方法，其特征在于，在形成該層側墻之后進行的過刻蝕工藝和所述回刻蝕工藝為各向異性的干法刻蝕工藝。6.如權利要求3所述的晶體管及其形成方法，其特征在于，還包括:在重復若干次形成側墻的工藝以及過刻蝕工藝之后，在所述襯底表面形成半導體層。7.如權利要求2所述的晶體管及其形成方法，其特征在于，所述第二側墻的形成步驟包括:在所述襯底、第一側墻和柵極結構表面形成第二側墻層；對所述第二側墻層進行第二回刻蝕工藝，直至暴露出襯底表面和柵極結構的頂部表面。8.如權利要求7所述的晶體管及其形成方法，其特征在于，所述第二過刻蝕工藝和所述第二回刻蝕工藝為各向異性的干法刻蝕工藝。9.如權利要求2所述的晶體管及其形成方法，其特征在于，還包括:在第二過刻蝕工藝之后，在所述襯底表面形成半導體層。10.如權利要求1所述的晶體管及其形成方法，其特征在于，還包括:在形成第二側墻之后，在所述襯底表面形成半導體層。11.如權利要求6、9或10所述的晶體管及其形成方法，其特征在于，所述半導體層的材料為硅、鍺、硅鍺或碳化硅。12.如權利要求1所述的晶體管及其形成方法，其特征在于，所述柵介質層的材料為高K介質材料；所述保護層的材料為鈦、鉭、氮化鈦或氮化鉭中的一種或多種組合；所述柵極層的材料為多晶硅；所述第一側墻或第二側墻的材料為氧化硅、氮化硅或氮氧化硅中的一種或多種組合。13.如權利要求12所述的晶體管及其形成方法，其特征在于，還包括:在形成所述第二側墻層之后，在所述襯底表面形成介質層，所述介質層暴露出所述柵極結構的頂部表面；去除所述柵極層，在所述介質層內形成開口 ；在所述開口內形成金屬柵。14.如權利要求12所述的晶體管及其形成方法，其特征在于，所述柵極結構還包括:位于襯底表面的柵氧化層，所述柵介質層位于所述柵氧化層表面；所述柵氧化層的材料為氧化娃。15.如權利要求1所述的晶體管及其形成方法，其特征在于，所述柵極結構還包括??位于所述柵極層表面的掩膜層。16.如權利要求15所述的晶體管及其形成方法，其特征在于，所述掩膜層的材料為氮化娃或無定形碳。17.如權利要求15所述的晶體管及其形成方法，其特征在于，所述柵極結構的形成步驟包括:在襯底表面形成柵介質膜；在所述柵介質膜表面形成保護膜；在所述保護膜表面形成柵極膜；在所述柵極膜的部分表面形成掩膜層；以所述掩膜層為掩膜，刻蝕所述柵極膜、保護膜和柵介質膜，直至暴露出襯底表面，形成所述柵介質層、保護層和柵極層。18.如權利要求1所述的晶體管及其形成方法，其特征在于，所述第一側墻的形成步驟包括:在所述襯底和柵極結構表面形成第一側墻層；對所述第一側墻層進行第一回刻蝕工藝，直至暴露出襯底表面和柵極結構的頂部表面。19.如權利要求17所述的晶體管及其形成方法，其特征在于，所述第一過刻蝕工藝和所述第一回刻蝕工藝為各向異性的干法刻蝕工藝。20.一種采用如權利要求1至19任一項方法所形成的晶體管，其特征在于，包括: 襯底； 位于所述襯底表面的柵極結構，所述柵極結構包括柵介質層、位于柵介質層表面的保護層、以及位于保護層表面的柵極層； 位于所述柵極結構的側壁表面形成第一側墻； 位于所述柵極結構和第一側墻周圍的襯底表面低于所述柵極結構的底部表面； 位于所述第一側墻的表面形成第二側墻。
【文檔編號】H01L21/336GK105826364SQ201510006913
【公開日】2016年8月3日
【申請日】2015年1月7日
【發明人】鄧浩, 徐建華
【申請人】中芯國際集成電路制造(上海)有限公司