半導體元件及其制作方法
【技術領域】
[0001]本發明涉及一種制作半導體元件的方法，尤其是涉及一種利用鋁金屬層為蝕刻停止層來圖案化鉬金屬層的方法。
【背景技術】
[0002]微機電(microelectromechanical systems, MEMS)裝置包括具有微機電的基板與微電子電路整合在一起。此種裝置可形成例如微感應器(microsensors)或微驅動器(microactuators),其基于例如電磁、電致伸縮(electrostrictive)、熱電、壓電、壓阻(piezoresistive)等效應來操作。MEMS裝置可通過微電子技術例如光刻、氣相沉積、及蝕刻等，在絕緣層或其他的基板上制得。近來，有使用與現有的模擬及數字CMOS (互補式金屬氧化物半導體)電路的同類型的制造步驟(例如材料層的沉積與材料層的選擇性移除)來制造MHMS。
[0003]鉬金屬由于其特有化學穩定度以及具有抗氧化等特性，因此已廣泛使用于超大型集成電路與微機電領域中作為電熱、濕度以及氣體偵測器。此外，鉬金屬又因具有高功函數且在與介電材料的交界面可針對電子的傳輸產生高電荷阻障屏蔽，因此可用來抑止漏電流。然而，現今對鉬金屬進行圖案化的過程中時常因蝕刻的力道無法被有效控制而造成均一度不佳及底下的介電材料耗損等問題。因此如何改良現行制作工藝即為現今一重要課題。
【發明內容】
[0004]為解決上述問題，本發明優選實施例是公開一種制作半導體元件的方法。首先提供一基底，且基底具有一介電層，然后形成一招金屬層于介電層上，形成一鉬金屬層于招金屬層上，進行一第一蝕刻制作工藝去除部分鉬金屬層及部分鋁金屬層以形成一圖案化的鉬金屬層，之后再進行一第二蝕刻制作工藝去除部分由圖案化的鉬金屬層所暴露出的鋁金屬層及部分介電層。
[0005]本發明另一實施例公開一種半導體元件，包含一基底，該基底具有一介電層；一鋁金屬層設于介電層上；以及一鉬金屬層設于鋁金屬層上。
【附圖說明】
[0006]圖1至圖4為本發明優選實施例制作一半導體元件的方法示意圖。
[0007]主要元件符號說明
[0008]12 基底14導電堆疊層
[0009]16 介電層18金屬層
[0010]20 接觸孔22金屬間介電層
[0011]24 導電區26鋁金屬層
[0012]28 阻障層30鉬金屬層
【具體實施方式】
[0013]請參照圖1至圖4，圖1至圖4為本發明優選實施例制作一半導體元件的方法示意圖。如圖1所示，首先提供一基底12，例如一由硅、硅覆絕緣材料、外延層、硅鍺層或其他半導體材料所構成的基底。基底12中可包含至少一導電堆疊層14與至少一介電層16設于導電堆疊層14上，其中導電堆疊層14可包含一由金屬層18、接觸孔20、金屬間介電層22以及導電區24等元件所構成的堆疊結構。在本實施例中，導電堆疊層14可利用例如雙鑲嵌(dual damascene)制作工藝等方式制作而成,而介電層16則優選由低介電常數材料(介電常數低于3.9)、超低介電常數材料(介電常數低于2.6)或通孔型超低介電常數材料所構成，例如本實施例的介電層16優選由氧化硅所構成，但不局限于此。另外導電堆疊層14的層數，包括金屬層18與接觸孔20的數量等均可視產品需求調整，并不局限于本實施例所公開的數量。由于形成導電堆疊層14與介電層16是本領域所熟知技術，在此不另加贅述。
[0014]如圖2所示，接著依序形成一鋁金屬層26于介電層16上、一阻障層28于鋁金屬層26上以及一鉬金屬層30于阻障層28上。在本實施例中，阻障層28優選自由鈦、氮化鈦、鉭及氮化鉭所構成的群組，但不局限于此。其次，鋁金屬層26與相對于鉬金屬層30的厚度比優選大于30%，且鋁金屬層26的厚度優選介于300-1000埃，而鉬金屬層30的厚度優選約1000埃。另外需注意的是，本實施例雖于鋁金屬層26及鉬金屬層30之間設置一阻障層28，但阻障層28為選擇性設置的材料層，即本發明又可依據制作工藝需求省略阻障層28的設置，而直接形成鉬金屬層30于鋁金屬層26表面，此實施例也屬本發明所涵蓋的范圍。
[0015]隨后如圖3所示，進行一第一蝕刻制作工藝去除部分鉬金屬層30、部分阻障層28以及部分鋁金屬層26以形成一圖案化的鉬金屬層30與一圖案化的阻障層28。在本實施例中，第一蝕刻制作工藝優選先形成一圖案化光致抗蝕劑(圖未示)于鉬金屬層30上，然后以圖案化光致抗蝕劑為蝕刻掩模去除部分鉬金屬層30與部分阻障層28。接著以鋁金屬層26為蝕刻停止層，使第一蝕刻制作工藝去除部分鉬金屬層30與部分阻障層28后停在鋁金屬層26中且不侵蝕底下的介電層16。另外,第一蝕刻制作工藝所使用的蝕刻氣體優選選自由氯氣(Cl2)及三氟甲烷(CHF3)所構成的群組，但不局限于此。
[0016]接著如圖4所示，進行一第二蝕刻制作工藝，去除部分由圖案化的鉬金屬層30所暴露出的鋁金屬層26及部分介電層16，以形成圖案化的鋁金屬層26。在本實施例中，第二蝕刻制作工藝可再次利用先前第一蝕刻制作工藝所使用的圖案化光致抗蝕劑為蝕刻掩模去除部分鋁金屬層26及部分介電層16，或可先去除該圖案化光致抗蝕劑，直接以圖案化的鉬金屬層30為蝕刻掩模來去除部分鋁金屬層26及介電層16，此實施例也屬本發明所涵蓋的范圍。其次，經由上述蝕刻制作工藝后介電層16的耗損優選小于600埃。另外，第二蝕刻制作工藝所使用的蝕刻氣體優選選自由氯氣(Cl2)及三氯化硼(BCl3)所構成的群組，但不局限于此。至此即完成本發明優選實施例制作一半導體元件的方法。
[0017]請再參照圖4，圖4還公開一種半導體元件結構，其包含一基底12、一導電堆疊層14設于基底12上、一介電層16覆蓋于導電堆疊層14上、一招金屬層26設于介電層16上一鉬金屬層30設于鋁金屬層26上以及一阻障層28設于鋁金屬層26與鉬金屬層30之間。在本實施例中，阻障層28雖設于鋁金屬層26與鉬金屬層30之間并直接接觸鋁金屬層26與鉬金屬層30，但由于阻障層28為一選擇性設置的結構，若依據制作工藝需求選擇不設置任何阻障層28于鋁金屬層26與鉬金屬層30之間，則鉬金屬層30優選直接接觸鋁金屬層26。其次需注意的是，由于鉬金屬層30、阻障層28及鋁金屬層26優選利用同一道圖案化光致抗蝕劑經由圖案轉移制作工藝而完成圖案化，因此這三者優選具有相同圖案。另外本實施例的介電層16優選包含氧化硅而阻障層28優選自由鈦、氮化鈦、鉭及氮化鉭所構成的群組，但不局限于此。
[0018]綜上所述，相較于現有圖案化鉬金屬層時僅利用由例如氮化鈦所構成的阻障層為蝕刻停止層，本發明主要在圖案化鉬金屬層時利用一鋁金屬層作為蝕刻停止層，由此在圖案化的過程中精準控制蝕刻的進度，如此不但可提升整個晶片中心區與周邊區的均勻度(uniformity),又可同時降低招金屬層底下介電層的耗損。依據本發明的優選實施例，經由此蝕刻方式所形成的圖案化的鉬金屬層搭配圖案化的鋁金屬層等圖案可應用于諸多感測器相關的元件上，包括用于檢測酒駕的偵測器以及DNA檢測器等應用上。
[0019]以上所述僅為本發明的優選實施例，凡依本發明權利要求所做的均等變化與修飾，都應屬本發明的涵蓋范圍。
【主權項】
1.一種制作半導體元件的方法，包含: 提供一基底，且該基底具有一介電層； 形成一鋁金屬層于該介電層上； 形成一鉬金屬層于該鋁金屬層上； 進行一第一蝕刻制作工藝，去除部分該鉬金屬層及部分該鋁金屬層以形成一圖案化的鉬金屬層；以及 進行一第二蝕刻制作工藝，去除部分由該圖案化的鉬金屬層所暴露出的鋁金屬層及部分該介電層。2.如權利要求1所述的方法，還包含: 形成一阻障層于該鋁金屬層上； 形成該鉬金屬層于該阻障層上； 進行該第一蝕刻制作工藝去除部分該鉬金屬層、部分該阻障層及部分該鋁金屬層以形成該圖案化的鉬金屬層與一圖案化的阻障層；以及 進行該第二蝕刻制作工藝去除部分由該圖案化的鉬金屬層所暴露出的鋁金屬層及部分該介電層。3.如權利要求1所述的方法，其中該阻障層選自由鈦、氮化鈦、鉭及氮化鉭所構成的群組。4.如權利要求1所述的方法，還包含利用一氣體進行該第一蝕刻制作工藝，該氣體選自由氯氣(Cl2)及三氟甲烷(CHF3)所構成的群組。5.如權利要求1所述的方法，還包含利用一氣體進行該第二蝕刻制作工藝，該氣體選自由氯氣(Cl2)及三氯化硼(BCl3)所構成的群組。6.如權利要求1所述的方法，其中該基底包含一導電堆疊層設于該介電層下方。7.如權利要求1所述的方法，其中該介電層包含氧化石圭。8.一種半導體元件，包含: 基底，該基底具有一介電層； 鋁金屬層設于該介電層上；以及 鉬金屬層設于該鋁金屬層上。9.如權利要求8所述的半導體元件，還包含一阻障層，于鋁金屬層及鉬金屬層之間。10.如權利要求9所述的半導體元件，其中該阻障層選自由鈦、氮化鈦、鉭及氮化鉭所構成的群組。11.如權利要求9所述的半導體元件，其中該鉬金屬層及該鋁金屬層直接接觸該阻障層。12.如權利要求8所述的半導體元件，還包含一導電堆疊層，設于該介電層下方。13.如權利要求8所述的半導體元件，其中該介電層包含氧化硅。14.如權利要求8所述的半導體元件，其中該鋁金屬層及該鉬金屬層包含相同圖案。15.如權利要求8所述的半導體元件，其中該鉬金屬層直接接觸該鋁金屬層。16.如權利要求8所述的半導體元件，其中該鋁金屬層相對于鉬金屬層的厚度比大于30%o
【專利摘要】本發明公開一種半導體元件及其制作方法。其制作方法包括：首先提供一基底，且基底具有一介電層，然后形成一鋁金屬層于介電層上，形成一鉑金屬層于鋁金屬層上，進行一第一蝕刻制作工藝去除部分鉑金屬層及部分鋁金屬層以形成一圖案化的鉑金屬層，之后再進行一第二蝕刻制作工藝去除部分由圖案化的鉑金屬層所暴露出的鋁金屬層及部分介電層。
【IPC分類】H01L21/768
【公開號】CN105529298
【申請號】CN201410561454
【發明人】呂信誼, 王鎮和
【申請人】聯華電子股份有限公司
【公開日】2016年4月27日
【申請日】2014年10月21日
【公告號】US20160111383