一種用于安全芯片的防篡改布線結構的制作方法
【技術領域】
[0001]本發明涉及芯片安全技術領域，尤其涉及一種可防止攻擊者通過FIB等手段惡意探測、修改安全芯片內部電路結構的防篡改布線結構。
【背景技術】
[0002]安全芯片通常存儲了客戶的機密信息，比如銀行卡密碼，指紋信息，數字電視付費信息等等，因此這類芯片的安全性就顯得非常重要。
[0003]對于這些關鍵信息，在邏輯上安全芯片通常使用DES，AES, RSA等加密算法進行加密和解密；而在物理設計層次上，普遍采用復雜的金屬走線覆蓋芯片表層的方式，通過檢測這些金屬走線來判斷是否芯片被篡改。這種復雜的物理走線結構，常被稱為“龍紋”結構。
[0004]當芯片規模比較小的時候，比如一些銀行卡，金融卡，身份識別卡類的芯片，防篡改龍紋結構可以直接覆蓋在芯片的表層，供電網絡放在最下面，兩種網絡各自使用一層金屬就可以滿足芯片的電氣規格要求，龍紋的物理結構設計相對容易；當芯片規模比較大的時候，比如除了一些常見的加解密功能，可能還擔負著視頻處理等功能的芯片，這種芯片的功耗相對較大，必須要有一個強壯的供電網絡。而構建一個強壯的供電網絡，一般都要求電源/地網絡使用兩層厚金屬，以便同時滿足芯片橫向和縱向的電壓降要求(芯片正常工作時，電源電壓下降的范圍，一般要求不能大于電源電壓的10%，否則器件工作不正常)。受工藝限制，厚金屬一般分布在芯片的上面幾層，這和防篡改電路使用頂層金屬的傳統做法產生沖突。因此在大規模的安全芯片中，由于要構建一個強壯的供電網絡，對防篡改的物理設計提出了一個新的需求，必須將這兩種網絡合理又安全的結合在一起，使得兩者都能發揮各自的作用，又不被互相影響。
[0005]此外在大規模的安全芯片中，因為面積較大，防篡改的走線不能過長，否則很容易在芯片制造的過程中，發生“天線”效應(指在芯片生產的過程中，過長的金屬走線收集過量的電子后，容易擊穿脆弱的柵極，影響芯片良率的一種現象)。因此，必須還要考慮如何使用有限的物理長度走線，即能克服天線效應的限制，又能全面的覆蓋芯片的表面。
【發明內容】
[0006]為解決上述技術問題，本發明提出一種用于安全芯片的防篡改布線結構，該防篡改布線結構合理又安全的將防篡改網絡和供電網絡結合在一起，供電網絡可以承擔大的電流，防篡改網絡安全有效的保護整個芯片。
[0007]本發明采用的技術方案是，設計一種用于安全芯片的防篡改布線結構，包括:至少一個防篡改基本單元，該防篡改基本單元由自頂向下層疊設置的四層金屬結構構成，第一層金屬結構和第三層金屬結構內設有供電網絡線，第二層金屬結構和第四層金屬結構內設有防篡改屏蔽線。
[0008]第一層金屬結構的供電網絡線和第三層金屬結構上的供電網絡線在同一平面上的投影相互垂直交叉，所述第四層結構上的防篡改屏蔽線位于第一金屬層和第三金屬層的供電網絡線交叉位置的下方。
[0009]第三層金屬結構上還設有防篡改屏蔽線，第三層上的防篡改屏蔽線垂直于第三層上的供電網絡線。第二層金屬結構上的防篡改屏蔽線和第三層金屬結構上的防篡改屏蔽線在同一平面上的投影相互交叉。
[0010]第二層金屬結構上的防篡改屏蔽線與第三層金屬結構上的一部分防篡改屏蔽線垂直交叉，所述第二層金屬結構上的防篡改屏蔽線與第三層金屬結構上的其余部分防篡改屏蔽線以45°傾斜交叉。
[0011]多個所述的防篡改基本單元以最小金屬間距進行平鋪組合。相鄰的防篡改基本單元之間可插入緩沖器。
[0012]與現有技術相比，本發明將防篡改屏蔽線和供電網絡線互相交叉、互相覆蓋，供電網絡線的上方和下方均設置有防篡改屏蔽線，首先防篡改結構沒有影響供電網絡結構，這種嵌套設置的結構有效縮小了防篡改基本單元的面積，可在相同面積的芯片中調用更多的基本屏蔽單元，使供電網絡使用的金屬層次很密集。另外，供電網絡也沒有影響防篡改結構，防篡改基本單元采用了四層走線，防篡改屏蔽線利用了剩余的布線資源，仍然可以全部覆蓋芯片的表面，包括供電網絡的區域。進一步的，對于走線長度限制的問題，將多個防篡改基本單元組合連接起來，形成的物理走線可以覆蓋和保護任意面積和形狀的芯片。
【附圖說明】
[0013]下面結合實施例和附圖對本發明進行詳細說明，其中:
圖1是防篡改基本單元的布線示意圖；
圖2是第一層金屬結構的布線示意圖；
圖3是第二層金屬結構的布線示意圖；
圖4是第三層金屬結構的布線示意圖；
圖5是第四層金屬結構的布線示意圖；
圖6是多個防篡改基本單元組合的布線示意圖。
【具體實施方式】
[0014]如圖1所示，本發明提出的防篡改布線結構，包括:至少一個防篡改基本單元201，該防篡改基本單元201由自頂向下層疊設置的四層金屬結構構成，第一層金屬結構和第三層金屬結構設有供電網絡線，第二層金屬結構和第四層金屬結構設有防篡改屏蔽線。安全芯片的總體金屬結構層數不限制，防篡改基本單元設置在安全芯片最頂部的四層金屬結構內，帶有客戶信息的敏感電路排布在防篡改基本單元下方的金屬結構內。
[0015]其中，如圖1、2、4所示，第一層金屬結構的供電網絡線101和第三層金屬結構上的供電網絡線104在同一平面上的投影相互垂直交叉，構成安全芯片的供電網絡。
[0016]如圖1、3、4所示，第三層金屬結構上還設有防篡改屏蔽線，第三層上的防篡改屏蔽線103垂直于第三層上的供電網絡線104。第二層金屬結構上的防篡改屏蔽線102和第三層金屬結構上的防篡改屏蔽線103在同一平面上的投影相互交叉。第四層結構上的防篡改屏蔽線106位于第一金屬層的供電網絡線101和第三金屬層的供電網絡線104交叉位置105的下方，第二層金屬結構、第三層金屬結構及第四層金屬結構上的防篡改屏蔽線構成安全芯片的防篡改結構。
[0017]較優的，第二層金屬結構上的防篡改屏蔽線102與第三層金屬結構上的一部分防篡改屏蔽線103垂直交叉，由于芯片一般都是矩形的，電源從四邊給芯片供電，為了保證芯片的橫向和縱向都有比較小的電壓降，供電網絡最好有兩層金屬互相垂直交叉覆蓋在芯片表面。第二層金屬結構上的防篡改屏蔽線102與第三層金屬結構上的其余部分防篡改屏蔽線103以45°傾斜交叉，在正常情況下金屬結構上的走線是水平和垂直走線的，所以防篡改屏蔽線采用45°傾斜設置可以覆蓋下方更多的線。
[0018]防篡改結構和供電網絡互相交叉、互相覆蓋，防止攻擊者越過防篡改結構探測到防篡改基本單元下方的敏感電路。首先防篡改結構沒有影響供電網絡結構，防篡改結構和供電網絡嵌套設置，有效縮小了基本單元的面積，可在相同面積的芯片中調用更多的基本單元，使供電網絡使用的金屬層次很密集，電流的流通路徑多，供電時電流可從芯片的四周進入，順利到達每一個器件，以保證每個器件的電源穩定供應。在實際使用時，還可以改變基本單元中供電網絡線的寬度，進一步優化電壓降，形成一個強壯的電源網絡，解決了大規模芯片中的電壓降問題。另外，供電網絡也沒有影響防篡改結構，防篡改基本單元采用了四層走線，防篡改結構利用了剩余的布線資源，可以覆蓋包括供電網絡的區域在內的全部芯片表面。當供電網絡線的寬度變寬時，為于其下方和上方的防篡改屏蔽線也可以自適應的增加若干條，因此安全的保護了基本單元下方的敏感電路。
[0019]進一步的，根據芯片面積的不同，可以調用多個防篡改基本單元201進行平鋪連接，相鄰的防篡改基本單元201之間保持最小的金屬間距，覆蓋在全芯片或者敏感的電路表面，形成了一定數量的物理走線網絡，通過檢測這些網絡的完整性就可以判斷是否有篡改事件發生。防篡改基本單元201組合后，相鄰的防篡改基本單元內的供電網絡線串接，形成網格走線的供電網絡202，通過該供電網絡直接給下方的標準單元或者器件供電，不受防篡改結構的影響。
[0020]在進一步的，在相鄰防篡改基本屏蔽單元201之間隨機插入數量不定、驅動能力不定的緩沖器203，就可以克服工藝制造上的天線效應，并且由于對走線的物理結構上做了隨機的隔斷處理，增加了攻擊者分析防篡改走線邏輯的難度。
[0021]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種用于安全芯片的防篡改布線結構，其特征在于包括:至少一個防篡改基本單元，該防篡改基本單元由自頂向下層疊設置的四層金屬結構構成，第一層金屬結構和第三層金屬結構內設有供電網絡線，第二層金屬結構和第四層金屬結構內設有防篡改屏蔽線。2.如權利要求1所述的防篡改布線結構，其特征在于，第一層金屬結構的供電網絡線和第三層金屬結構的供電網絡線在同一平面上的投影相互垂直交叉，所述第四層金屬結構的防篡改屏蔽線位于第一金屬層和第三金屬層的供電網絡線交叉位置的下方。3.如權利要求2所述的防篡改布線結構，其特征在于，所述第三層金屬結構還設有防篡改屏蔽線，第三層上的防篡改屏蔽線垂直于第三層上的供電網絡線。4.如權利要求3所述的防篡改布線結構，其特征在于，所述第二層金屬結構上的防篡改屏蔽線和第三層金屬結構上的防篡改屏蔽線在同一平面上的投影相互交叉。5.如權利要求4所述的防篡改布線結構，其特征在于，所述第二層金屬結構上的防篡改屏蔽線與第三層金屬結構上的一部分防篡改屏蔽線垂直交叉，所述第二層金屬結構上的防篡改屏蔽線與第三層金屬結構上的其余部分防篡改屏蔽線以45°傾斜交叉。6.如權利要求1至5任一項所述的防篡改布線結構，其特征在于，多個所述的防篡改基本單元以最小金屬間距進行平鋪組合。7.如權利要求6所述的防篡改布線結構，其特征在于，相鄰的防篡改基本單元之間可插入緩沖器。
【專利摘要】本發明公開了一種用于安全芯片的防篡改布線結構，包括：至少一個防篡改基本單元，該防篡改基本單元由自頂向下層疊設置的四層金屬結構構成，第一層金屬結構和第三層金屬結構內設有供電網絡線，第二層金屬結構和第四層金屬結構內設有防篡改屏蔽線。多個所述的防篡改基本單元以最小金屬間距進行平鋪組合。相鄰的防篡改基本單元之間可插入緩沖器。本發明合理又安全的將防篡改網絡和供電網絡結合在一起，供電網絡可以承擔大的電流，防篡改網絡安全有效的保護整個芯片。
【IPC分類】H01L23/528, H01L23/552, H01L23/58
【公開號】CN105390479
【申請號】CN201510731416
【發明人】陳杰, 王良清
【申請人】深圳國微技術有限公司
【公開日】2016年3月9日
【申請日】2015年11月3日