能降低米勒電容的超結igbt器件的制作方法
【技術領域】
[0001]本發明涉及一種超結IGBT器件，尤其是一種能降低米勒電容的超結IGBT器件，屬于超結IGBT器件的技術領域。
【背景技術】
[0002]超結自1989年發明之日始，一直被視為突破“硅限”(silicon limit)關鍵。基于超結的IGBT，比傳統IGBT具有更低的通態電阻，應用前景非常可觀。IGBT器件作為雙極器件，其漂移區中少子注入引起的電導調制使IGBT得以在中高壓領域代替BJT (BipolarJunct1n Transistor一BJT)及 GTO (Gate Turn-Off Thyristor)。但是，電導調制也使IGBT具有較長的拖尾電流，工作頻率低、關斷損耗較高。SJ-1GBT (超結IGBT)在柱體(包括N柱以及P柱)內的摻雜濃度達超過5E15后，柱體內電導調制消失，電子在N柱內流動，空穴在P柱內流動。此時，SJ-1GBT在柱體內的電流傳輸模式為多子運輸，特性類似于多子器件，說明SJ-1GBT幾乎沒有拖尾電流，開關速度快。
[0003]仿真SJ-1GBT器件的開關特性可以發現，SJ-1GBT的在米勒平臺時間段的損耗和換流時的損耗相當，如何降低米勒電容是SJ-1GBT器件通態特性和開關特性(Eoff)之間進一步優化的關鍵，現有SJ-1GBT陰極制作工藝與傳統IGBT類似，柵極與N柱之間的覆蓋電容及發射極與柵極、N柱之間的寄生電容直接影響米勒電容的大小和器件的開關特性。
【發明內容】
[0004]本發明的目的是克服現有技術中存在的不足，提供一種能降低米勒電容的超結IGBT器件，其結構緊湊，能有效減少米勒電容，并能屏蔽寄生電容，提高超結器件的高頻特性，安全可靠。
[0005]按照本發明提供的技術方案，所述能降低米勒電容的超結IGBT器件，包括具有第一導電類型的半導體基板，所述半導體基板的漂移區內設置若干呈交錯分布的第一導電類型柱以及第二導電類型柱；在所述第二導電類型柱內的上部設有第二導電類型基區，所述第二導電類型基區內設有第一導電類型源區，第一導電類型源區、第二導電類型基區與半導體基板上的發射極金屬歐姆接觸，在第二導電類型基區內用于形成導電溝道區域的上方覆蓋有多晶硅柵極，所述多晶硅柵極通過覆蓋在第二導電類型基區、第一導電類型柱上的絕緣層與第一導電類型源區、第二導電類型基區絕緣隔離，在絕緣層上覆蓋有浮空柵極，所述浮空柵極通過絕緣層與多晶硅柵極絕緣隔離，且浮空柵極上覆蓋有介電質層，浮空柵極、多晶硅柵極通過介電質層與發射極金屬絕緣隔離。
[0006]在所述半導體基板的漂移區下方設有第一導電類型緩沖層，所述第一導電類型緩沖層上設有第二導電類型集電區，所述第二導電類型集電區上設置歐姆接觸的集電極金屬。
[0007]所述半導體基板包括硅襯底。
[0008]所述“第一導電類型”和“第二導電類型”兩者中，對于N型超結IGBT，第一導電類型指N型，第二導電類型為P型；對于P型超結IGBT，第一導電類型與第二導電類型所指的類型與N型超結IGBT正好相反。
[0009]本發明的優點:由于多晶硅柵極僅覆蓋P型基區內用于形成溝道區域，達到減少柵極面積，而柵極面積的減小可以有效降低柵電極與集電極之間的米勒電容，以提高IGBT器件的開關特性，降低開關損耗。
[0010]此外，在多晶硅柵極的上方設置浮空柵極，多晶硅柵極與上方的發射極金屬間具有絕緣層、浮空柵極以及介電質層，即通過浮空柵極能屏蔽多晶硅柵極與發射極金屬之間的寄生電容，降低IGBT器件的開關延遲；在發射極金屬與N柱間具有絕緣層、浮空柵極以及介電質層，即能通過浮空柵極能屏蔽發射極金屬與N柱之間的寄生電容，從而降低發射極與集電極之間的輸出電容。
【附圖說明】
[0011]圖1為本發明的結構示意圖。
[0012]附圖標記說明:1_發射極金屬、2-浮空柵極、3-介電質層、4-絕緣層、5-多晶硅柵極、6-N+源區、7-P型基區、8-N柱、9-P柱、10-N型緩沖層、11-P+集電區以及12-集電極金屬。
【具體實施方式】
[0013]下面結合具體附圖和實施例對本發明作進一步說明。
[0014]如圖1所示:以N型超結IGBT器件為例，本發明包括具有N型的半導體基板，所述半導體基板的漂移區內設置若干呈交錯分布的N柱8以及P柱9 ;在所述P柱9內的上部設有P型基區7，所述P型基區7內設有N+源區6，N+源區6、P型基區7與半導體基板上的發射極金屬1歐姆接觸，在P型基區7內用于形成導電溝道區域的上方覆蓋有多晶硅柵極5，所述多晶硅柵極5通過覆蓋在P基區7、N柱8上的絕緣層4與N+源區6、P型基區7絕緣隔離，在絕緣層4上覆蓋有浮空柵極2，所述浮空柵極2通過絕緣層4與多晶硅柵極5絕緣隔離，且浮空柵極2上覆蓋有介電質層3，浮空柵極2、多晶硅柵極5通過介電質層3與發射極金屬1絕緣隔離。
[0015]具體地，所述半導體基板包括硅襯底，半導體基板也可以采用常用的半導體材料。對于N型超結IGBT器件，半導體基板的導電類型為N型，在N型半導體基板的漂移區內設置若干N柱8以及P柱9，N柱8、P柱9在半導體基板的漂移區內交替分布，一般地，N柱8的寬度與P柱9的寬度相一致，N柱8、P柱9的高度與漂移區在半導體基板的厚度相一致，N柱8、P柱9的頂端對應半導體基板的正面，通過半導體基板漂移區內的N柱8與P柱9形成所需的超結結構。
[0016]N+源區6對稱分布于P型基區7內，P型基區7位于P柱9內的上部，P型基區7從半導體基板的正面向下延伸，P型基區7在P柱9內的寬度不小于P柱9的寬度。發射極金屬1位于半導體基板的正面上，發射極金屬1與N+源區6、P型基區7歐姆接觸。多晶硅柵極5僅覆蓋在P型基區7內用于形成溝道區域的上方，多晶硅柵極5通過絕緣層4與P型基區7、N+源區6以及N柱8絕緣隔離，絕緣層4 一般可以為二氧化硅層，絕緣層4覆蓋在N柱8的表面以及P型基區7內用于形成溝道區域的表面，絕緣層4位于半導體基板的正面上。
[0017]浮空柵極2 —般也采用導電多晶硅，浮空柵極2覆蓋在絕緣層4上，浮空柵極2通過絕緣層4與多晶硅柵極5絕緣隔離，在所述IGBT器件的截面上，浮空柵極2的長度域絕緣層4的長度相一致。此外，在所述IGBT器件的截面上，發射極金屬1位于P柱9的上方，且發射極金屬1還向N柱8的方向延伸；發射極金屬1與所述發射極金屬1下方的介電質層3與浮空柵極2絕緣隔離，且負控柵極2、多晶硅柵極5鄰近發射極金屬1的端部也通過介電質層3與所述發射極金屬1絕緣隔離；介電質層3與N+源區6相接觸。
[0018]進一步地，在所述半導體基板的漂移區下方設有N型緩沖層10，所述N型緩沖層10上設有P+集電區11，所述P+集電區11上設置歐姆接觸的集電極金屬12。
[0019]本發明實施例中，通過集電極金屬12以及P+集電區11能用于形成IGBT器件的集電極，同時，通過發射極金屬1用于形成IGBT器件的發射極，通過多晶硅柵極5形成IGBT器件的柵電極。
[0020]本發明實施例中，由于多晶硅柵極5僅覆蓋P型基區7內用于形成溝道區域，達到減少柵極面積，而柵極面積的減小可以有效降低柵電極與集電極之間的米勒電容，以提高IGBT器件的開關特性，降低開關損耗。
[0021]此外，在多晶硅柵極5的上方設置浮空柵極2，多晶硅柵極5與上方的發射極金屬
1間具有絕緣層4、浮空柵極2以及介電質層3，即通過浮空柵極2能屏蔽多晶硅柵極5與發射極金屬1之間的寄生電容，降低IGBT器件的開關延遲；在發射極金屬1與N柱8間具有絕緣層4、浮空柵極2以及介電質層3，即能通過浮空柵極2能屏蔽發射極金屬1與N柱8之間的寄生電容，從而降低發射極與集電極之間的輸出電容。
【主權項】
1.一種能降低米勒電容的超結IGBT器件，包括具有第一導電類型的半導體基板，所述半導體基板的漂移區內設置若干呈交錯分布的第一導電類型柱以及第二導電類型柱；其特征是:在所述第二導電類型柱內的上部設有第二導電類型基區，所述第二導電類型基區內設有第一導電類型源區，第一導電類型源區、第二導電類型基區與半導體基板上的發射極金屬(1)歐姆接觸，在第二導電類型基區內用于形成導電溝道區域的上方覆蓋有多晶硅柵極(5)，所述多晶硅柵極(5)通過覆蓋在第二導電類型基區、第一導電類型柱上的絕緣層(4)與第一導電類型源區、第二導電類型基區絕緣隔離，在絕緣層(4)上覆蓋有浮空柵極(2 )，所述浮空柵極(2 )通過絕緣層(4)與多晶硅柵極(5 )絕緣隔離，且浮空柵極(2 )上覆蓋有介電質層(3 )，浮空柵極(2 )、多晶硅柵極(5 )通過介電質層(3 )與發射極金屬(1)絕緣隔離。2.根據權利要求1所述的能降低米勒電容的超結IGBT器件，其特征是:在所述半導體基板的漂移區下方設有第一導電類型緩沖層，所述第一導電類型緩沖層上設有第二導電類型集電區，所述第二導電類型集電區上設置歐姆接觸的集電極金屬(12)。3.根據權利要求1所述的能降低米勒電容的超結IGBT器件，其特征是:所述半導體基板包括娃襯底。
【專利摘要】本發明涉及一種能降低米勒電容的超結IGBT器件，其包括半導體基板，半導體基板的漂移區內設置第一導電類型柱以及第二導電類型柱；在第二導電類型柱內的上部設有第二導電類型基區，第二導電類型基區內設有第一導電類型源區，第一導電類型源區、第二導電類型基區與半導體基板上的發射極金屬歐姆接觸，在第二導電類型基區內用于形成導電溝道區域的上方覆蓋有多晶硅柵極，多晶硅柵極通過覆蓋在第二導電類型基區、第一導電類型柱上的絕緣層與第一導電類型源區、第二導電類型基區絕緣隔離，在絕緣層上覆蓋有浮空柵極，所述浮空柵極通過絕緣層與多晶硅柵極絕緣隔離。本發明能有效減少米勒電容，并能屏蔽寄生電容，提高超結器件的高頻特性，安全可靠。
【IPC分類】H01L29/06, H01L29/423, H01L29/739
【公開號】CN105355656
【申請號】CN201510819602
【發明人】張須坤, 張廣銀, 盧爍今, 朱陽軍
【申請人】江蘇物聯網研究發展中心, 江蘇中科君芯科技有限公司
【公開日】2016年2月24日
【申請日】2015年11月23日