抗干擾抗腐蝕半導體集成電路的集成方法
【技術領域】
[0001]本發明創造涉及集成電路，具體來說，涉及半導體集成電路，更進一步來說，涉及抗干擾抗腐蝕半導體集成電路。
技術背景
[0002]原有半導體集成電路的集成技術中，將半導體集成電路芯片封裝在金屬管基和金屬管帽內，或封裝在陶瓷管基和陶瓷管帽內，先將半導體集成電路芯片裝貼在管基上，再采用鍵合絲(金絲或硅鋁絲)進行芯片與管腳的引線鍵合，完成整個電器連接，最后將管基和管帽進行密封而成。此方法存在的主要問題是在高頻或電磁干擾的環境中，金屬能有效地屏蔽低頻、中頻和部分高頻干擾的影響，當頻率繼續增高時，金屬的屏蔽作用就會變差。相反，陶瓷對低頻、中頻沒有屏蔽能力，但對高頻有良好的屏蔽能力。因此，采用金屬封裝、陶瓷封裝均不能滿足從低頻、中頻到高頻全頻段的屏蔽要求。導致半導體集成電路在要求抗干擾的環境中使用時，需要在使用系統中增加大量的屏蔽措施，給使用造成諸多不便，不利于裝備系統的小型化、集成化和輕便化。另一方面，由于采用金屬外殼，抗腐蝕性差，不適用于帶腐蝕性的惡劣氣氛環境中。
[0003]中國專利數據庫中，涉及半導體集成電路的專利以及專利申請件多達上千件，但涉及抗干擾半導體集成電路的專利僅有2012200511925號《環境因素采集系統以及半導體集成電路生產工藝測量設備》1件。迄今為止，尚無抗干擾抗腐蝕半導體集成電路集成方法的專利申請件。
【發明內容】
[0004]本發明旨在提供抗干擾抗腐蝕半導體集成電路的集成方法，將金屬和陶瓷的特性有機地結合在一起，實現從低頻到高頻的電磁屏蔽，增加半導體集成電路的抗干擾能力；同時，解決抗腐蝕性問題。
[0005]為實現上述的目標，發明人將金屬與陶瓷的復合材料用作封裝外殼的管基和管帽材料，以滿足從低頻、中頻到高頻全頻段的屏蔽和抗腐蝕要求，具體集成方法是:采用低溫共燒陶瓷工藝(LTCC工藝)及厚膜印刷與燒結工藝制作管基底座，形成半導體集成電路芯片鍵合區、表面金屬層、對外引腳等結構；在預先燒結成型的陶瓷管帽的內表面，采用涂覆金屬漿料燒結方式或化學電鍍方式或真空鍍膜的方式形成所需管帽金屬層；再進行半導體集成電路芯片的裝貼、引線鍵合或倒裝鍵合，最后封帽；這樣，管基和管帽外層為陶瓷材料、內層為金屬材料，二者有機結合，即實現從低頻到高頻的電磁屏蔽，使封裝內外電磁環境達到良好的隔離，從而實現半導體集成電路的抗干擾能力；同時，由于封裝外層為陶瓷，具有很強的抗腐蝕能力，從而達到本發明的目的。
[0006]上述方法中，所述管帽金屬層涂覆的金屬是鉻和金；所述管基金屬層涂覆的金屬是金。
[0007]本發明的方法具有以下優點:①從低頻到高頻的電磁屏蔽，使封裝內外電磁環境達到良好的隔離，提升半導體集成電路的抗干擾能力抗腐蝕能力強陶瓷高溫燒結成型與金屬層成型的工藝兼容性；④可以實現多層布線與集成，實現高密度集成；⑤可集成更多的電路功能，實現系統集成；⑥實現表貼式安裝，縮小裝備體積，提升裝備的高頻性能；⑦提高裝備系統的可靠性；⑧可擴展到其他電路模塊的電磁屏蔽。
[0008]用本發明方法生產的器件廣泛應用于航天、航空、船舶、電子、通訊、醫療設備、工業控制等領域，特別適用于裝備系統小型化、高頻、高可靠的領域，具有廣闊的市場前景和應用空間。
【附圖說明】
[0009]圖1為原有半導體集成電路的管基示意圖，圖2為原有管帽示意圖，圖3為原有半導體集成電路組裝示意圖，圖4為本發明的管帽結構示意圖，圖5為本發明的引線鍵合組裝集成電路示意圖，圖6為本發明的倒裝鍵合組裝集成電路示意圖。
[0010]圖中，1為金屬管基，2為金屬底座，3為金屬管腳，4為金屬管帽，5為半導體集成電路芯片，6為鍵合絲，7為管帽陶瓷基體，8為管帽金屬層，9為管基金屬層，10為管基陶瓷基體，11為管基頂層陶瓷，12為封帽粘結材料，13為引腳，14為金屬球焊接。
【具體實施方式】
[0011]實施例1:按以下工序集成本發明的引線鍵合組裝的抗干擾抗腐蝕半導體集成電路:
(1)陶瓷管帽、陶瓷生瓷片、鍍層材料的準備；
(2)在陶瓷管帽的內表面化學鍍鉻；
(3)在陶瓷管帽的內表面電鍍金；
(4)電鍍后陶瓷管帽的清洗與烘干；
(5)采用現有技術中的低溫共燒陶瓷工藝(LTCC工藝)及厚膜印刷與燒結工藝制作管基底座，形成半導體集成電路芯片鍵合區、內表面金屬層、對外引腳等結構，金屬層材料為金漿料燒結而成；
(6)在陶瓷管基底座上組裝半導體集成電路芯片；
(7)用硅-鋁絲或金絲鍵合以完成半導體集成電路芯片的電路連接；
(8)封帽，粘結材料12為低熔點玻璃漿料或低熔點陶瓷漿料固化而成；
(9)性能測試；
(10)老化篩選測試、密封性檢查；
(11)產品編號打印、包裝入庫。
[0012]得到的引線鍵合組裝的抗干擾抗腐蝕半導體集成電路如圖5所示。
[0013]實施例2:按以下工序集成本發明的倒裝鍵合組裝抗干擾抗腐蝕半導體集成電路:
(1)陶瓷管帽、陶瓷生瓷片、鍍層材料的準備；
(2)在陶瓷管帽的內表面化學鍍鉻；
(3)在陶瓷管帽的內表面電鍍金；
(4)電鍍后陶瓷管帽的清洗與烘干； (5)采用現有技術中的低溫共燒陶瓷工藝(LTCC工藝)及厚膜印刷與燒結工藝制作管基底座，形成半導體集成電路芯片鍵合區、內表面金屬層、對外引腳等結構，金屬層材料為金漿料燒結而成；
(6)在陶瓷管基底座上組裝半導體集成電路芯片；
(7)封帽，粘結材料12為低熔點玻璃漿料或低熔點陶瓷漿料固化而成；
(8)性能測試;
(9)老化篩選測試、密封性檢查；
(10)產品編號打印、包裝入庫。
[0014]得到的倒裝鍵合組裝抗干擾抗腐蝕半導體集成電路如圖6所示。
【主權項】
1.抗干擾抗腐蝕半導體集成電路的集成方法，其特征是將陶瓷與金屬復合，用作管基和管帽材料，以滿足從低頻、中頻到高頻全頻段的屏蔽和抗腐蝕要求，具體集成方法是??采用低溫共燒陶瓷工藝及厚膜印刷與燒結工藝制作管基底座，形成半導體集成電路芯片鍵合區、表面金屬層、對外引腳等結構；在預先燒結成型的陶瓷管帽的內表面，采用涂覆金屬漿料燒結方式或化學電鍍方式或真空鍍膜的方式形成所需管帽金屬層；再進行半導體集成電路芯片的裝貼、引線鍵合和封帽；使封裝內外電磁環境實現良好的隔離，以滿足從低頻到高頻的電磁全頻段的屏蔽和抗腐蝕的要求。2.如權利要求1所述的方法，詳細的集成工藝是: 陶瓷管帽、陶瓷生瓷片、鍍層材料的準備； 在陶瓷管帽的內表面化學鍍鉻； 在陶瓷管帽的內表面電鍍金； 電鍍后陶瓷管帽的清洗與烘干； 采用現有技術中的低溫共燒陶瓷工藝及厚膜印刷與燒結工藝制作管基底座，形成半導體集成電路芯片鍵合區、外表面金屬層、對外弓I腳等結構，金屬層材料為金漿料燒結而成；在陶瓷管基底座上組裝半導體集成電路芯片； 用硅-鋁絲或金絲鍵合以完成半導體集成電路芯片的電路連接(倒裝焊時不需要)； 封帽，粘結材料(12)為低恪點金屬爆料再流化而成； 性能測試； 老化篩選測試、密封性檢查； 產品編號打印、包裝入庫。3.如權利要求1所述的方法，其特征在于所述半導體集成電路芯片的裝貼為引線鍵合貼裝。4.如權利要求1所述的方法，其特征在于所述半導體集成電路芯片的裝貼為倒裝鍵合貼裝。5.如權利要求1所述的方法，其特征在于所述管帽金屬層涂覆的金屬是鉻和金；所述管基金屬層的金屬是金。
【專利摘要】抗干擾抗腐蝕半導體集成電路的集成方法，是將陶瓷與金屬復合，用作管基和管帽材料，以滿足從低頻、中頻到高頻全頻段的屏蔽和抗腐蝕要求，具體集成方法是：采用低溫共燒陶瓷工藝及厚膜印刷與燒結工藝制作管基底座，形成半導體集成電路芯片鍵合區、表面金屬層、對外引腳等結構；在預先燒結成型的陶瓷管帽的內表面，采用涂覆金屬漿料燒結方式或化學電鍍方式或真空鍍膜的方式形成所需管帽金屬層；再進行半導體集成電路芯片的裝貼、引線鍵合和封帽，滿足電磁全頻段的屏蔽和抗腐蝕的要求。用本發明方法生產的器件廣泛應用于航天、航空、船舶、電子、通訊、醫療設備、工業控制等領域，特別適用于裝備系統小型化、高頻、高可靠的領域。
【IPC分類】H01L23/06, H01L23/02, H01L25/065
【公開號】CN105304618
【申請號】CN201510881974
【發明人】楊成剛, 趙曉輝, 劉學林, 聶平健, 楊曉琴, 路蘭艷
【申請人】貴州振華風光半導體有限公司
【公開日】2016年2月3日
【申請日】2015年12月4日