半導體封裝體的制作方法
【專利說明】
[0001] 相關申請的交叉引用
[0002] 本申請要求2014年6月26日向韓國知識產權局提交的申請號為 10-2014-0078887的韓國專利申請的優先權，其全部內容通過引用合并于此。
技術領域
[0003] 各種實施例總體而言涉及一種半導體封裝體，更具體而言，涉及即使改變封裝體 的設計也允許保持相同的數據掩蔽地址映射的技術。
【背景技術】
[0004] 半導體存儲器件不斷被開發以提高其集成度和操作速度。為了提高操作速度，已 經使用了能夠與從存儲芯片的外部提供的時鐘同步操作的所謂的同步存儲器件。
[0005] 首先使用的是SDR(單數據速率）同步存儲器件。SDR同步存儲器件可以與時鐘的 上升沿同步地在時鐘的一個周期內通過一個數據引腳來輸入和輸出一個數據量。時鐘可以 從存儲器件的外部提供。
[0006] 然而，SDR同步存儲器件不能滿足需要高速操作的系統的速度。因此，可以使用 DDR(雙數據速率）同步存儲器件來在每一個時鐘周期處理兩個數據量。
[0007] 在DDR同步存儲器件中，與時鐘的上升沿和下降沿同步地經由每個數據輸入/輸 出引腳連續地輸入和輸出兩個數據量。時鐘信號可以從DDR同步存儲器件的外部輸入。因 此，可以實現現有SDR同步存儲器件的至少兩倍寬的帶寬，而不增加時鐘的頻率。因而，可 以相應地實現高速操作。
[0008] 半導體器件可以被設計為功耗更小。可以通過將數據模式信息信號定義成規格來 使用數據模式信息信號。
[0009] 具體地，正在設計不僅能在外部時鐘的上升沿接收地址、而且還能在外部時鐘的 下降沿接收地址的高速操作存儲器，例如，圖形雙數據速率版本5(GDDR5)。由于可以每一個 周期接收地址兩次，所以地址引腳的數目與現有半導體存儲器件相比減少。另外，可以將額 外數目的引腳與電源電壓或接地電壓連接以提高半導體存儲器件的操作速度。
[0010] 在諸如動態隨機存取存儲器（DRAM)的半導體存儲器件中，為了實現單位面積的 更大容量，層疊多個半導體芯片（或裸片）然后封裝。
[0011] 僅封裝有一個半導體芯片的半導體存儲器件被稱作為單裸片封裝體（SDP)。層疊 并封裝有兩個半導體芯片的半導體存儲器件被稱作為雙裸片封裝體（DDP)。層疊并封裝有 四個半導體芯片的半導體存儲器件被稱作為四裸片封裝體（QDP)。
[0012] 根據每個器件固有的規格，半導體存儲器件可以具有用于接收數據掩蔽信息的數 據掩蔽引腳，或者可以經由地址引腳來接收數據掩蔽信息。
[0013] 在兩個裸片被封裝在一起的雙裸片封裝體（DDP)的情況下，與單裸片封裝體 (SDP)相比較時數據掩蔽映射不同。
[0014] 換言之，在雙裸片封裝體中，兩個裸片共享地址命令引腳，但是各個裸片的存儲核 心區域單獨地操作。
【發明內容】
[0015] 在一個實施例中，一種半導體封裝體可以包括：第一裸片、與第一裸片相鄰設置的 第二裸片、以及輸入和輸出數據掩蔽地址的多個焊盤。半導體封裝體還可以包括映射塊，其 被配置成根據輸入的地址，在第一裸片、第二裸片和所述多個焊盤之中映射數據掩蔽信號。
【附圖說明】
[0016] 圖1是說明根據一個實施例的半導體封裝體的配置的代表實例的圖。
[0017] 圖2是表示圖1中所示的用于映射封裝體的映射塊的詳細配置圖。
[0018] 圖3說明利用根據以上結合圖1至圖2所討論的實施例的半導體封裝體的系統的 代表實例的框圖。
【具體實施方式】
[0019] 在下文中，以下將參照附圖通過各種示例性實施例來描述半導體封裝體。
[0020] 如果在雙裸片封裝體和單裸片封裝體中數據掩蔽映射不同，則控制器可以執行提 前識別兩種封裝類型的差異并且計算不同的數據掩蔽映射的額外功能。各種實施例可以針 對一種即使當實現雙裸片封裝體（DDP)時也允許保持與單裸片封裝體（SDP)相同的數據掩 蔽地址映射的技術。
[0021] 根據各種實施例，可以提供的優點在于，即使當實現雙裸片封裝體（DDP)時，也能 允許保持與單裸片封裝體（SDP)相同的數據掩蔽地址映射。
[0022] 圖1是說明根據一個實施例的半導體封裝體的配置的代表實例的圖。
[0023] -個實施例具有多個封裝體PKGl和PKG2。圖1說明當俯視時所述多個封裝體 PKGl和PKG2的平面圖。例如，所述多個封裝體PKGl和PKG2可以被配置成鏡像封裝體，并 且能夠有鏡像功能。第一封裝體PKGl具有鏡像功能"MF = 0"的數據布置結構。第二封裝 體PKG2具有鏡像功能"MF = 1"的數據布置結構。
[0024] 諸如雙數據速率同步DRAM (DDR SDRAM)的半導體器件可以開發成包括相對較大的 容量、高速度操作、以及更低的功耗。為了實現更大的容量，可以使用多個存儲芯片。所述 多個存儲芯片可以被模塊化。模塊可以包括安裝至模炔基板的多個存儲芯片，以及與相應 的存儲芯片和模炔基板之間的連接器電連接的多個連接端子。模塊可以根據連接端子的布 置模式被分類成正常封裝體和鏡像封裝體。
[0025] 在鏡像封裝體中，當安裝存儲芯片至雙側模炔基板時，形成在模炔基板的兩個表 面上的金屬線的布置彼此對稱。存儲芯片的引腳的布置也可以具有對稱結構。出于這個原 因，在存儲芯片具有相同引腳布置的情況下，可以執行鏡像功能操作以使存儲芯片的引腳 布置具有對稱結構。也就是說，由于兩個存儲芯片的相對應的焊盤可以彼此相對地連接，所 以出于重新配置的目的，在芯片中執行鏡像功能操作可能是必要的。
[0026] 通過這種鏡像功能操作，例如，以X16速度操作的兩個存儲芯片可以通過被重疊 來使用，使得它們的引腳彼此面對，因而，一個模塊可以X32速度來操作。
[0027] 第一封裝體PKGl可以雙裸片封裝體（DDP)來配置。第一封裝體PKGl可以包括第 一裸片L-DIEl和與第一裸片L-DIEl相鄰設置的第二裸片R-DIEl。第一封裝體PKGl可以 包括多個焊盤Pl至P4,通過所述多個焊盤Pl至P4可以輸入和輸出數據掩蔽地址。
[0028] 例如，焊盤Pl的數據"0"被映射為第一裸片L-DIEl的數據"0"并且焊盤P2的數 據"1"被映射為第一裸片L-DIEl的數據"2"，由此輸入掩蔽信息。第一裸片L-DIEl的數 據"1"和數據"3"不使用。焊盤P3的數據"2"被映射為第二裸片R-DIEl的數據"2"并且 焊盤P4的數據"3"被映射為第二裸片R-DIEl的數據"0"，由此輸入掩蔽信息。第二裸片 R-DIEl的數據"1"和數據"3"不使用。
[0029] 第二封裝體PKG2可以通過雙裸片封裝體（DDP)來配置。第二封裝體PKG2可以包 括第一裸片L-DIE2和與第一裸片L-DIE2相鄰設置的第二裸片R-DIE2。第二封裝體PKG2 可以包括多個焊盤P5至P8,通過所述多個焊盤P5至P8可以輸入和輸出數據掩蔽地址。
[0030] 例如，焊盤P5的數據"3"被映射為第一裸片L-DIE2的數據"0"并且焊盤P6的數 據"2"被映射為第一裸片L-DIE2的數據"2"，由此輸入掩蔽信息。第一裸片L-DIE2的數 據" 1"和數據" 3 "不使用。焊盤P7的數據" 1"被映射為第二裸片R-DIE2的數據" 2 "并且 焊盤P8的數據"0"被映射為第二裸片R-DIE2的數據"0"，由此輸入掩蔽信息。第二裸片 R-DIE2的數據" 1"和數據" 3 "不使用。
[0031] 在具有這種配置的所述多個封裝體PKGl和PKG2中，封裝體PKGl和PKG2中的掩 蔽數據可以根據映射塊100的映射操作來映射。圖2是表示圖1中所示的用于映射封裝數 據的映射塊100的詳細配置圖。在圖2的實施例中，將圖1中所示的第一封裝體PKGl的映 射過程作為實例進行描述。
[0032] 映射塊100可以包括：緩沖單元110和1