一種半導體功率器件結構的制備方法及結構的制作方法
【技術領域】
[0001]本發明實施例涉及半導體的技術領域，尤其涉及一種半導體功率器件結構的制備方法及結構。
【背景技術】
[0002]功率集成電路有時也稱高壓集成電路，是現代電子學的重要分支，可為各種功率變換和能源處理裝置提供高速、高集成度、低功耗和抗輻照的新型電路，廣泛應用于電力控制系統、汽車電子、顯示器件驅動、通信和照明等日常消費領域以及國防、航天等諸多重要領域。其應用范圍的迅速擴大，對其核心部分的高壓器件也提出了更高的要求。
[0003]對功率器件MOSFET而言，在保證擊穿電壓的前提下，必須盡可能地降低器件的導通電阻來提高器件性能。但擊穿電壓和導通電阻之間存在一種近似平方關系，形成所謂的“娃限”。為了打破“硅限”，提高器件性能，提出了多種新型器件結構，典型的結構有:超結結構和IGBT結構。超結是基于三維RESURF技術，其漂移區由重摻雜的P、N柱相間構成。該技術的理論基礎是電荷補償原理，當漏極電壓達到一定值時，漂移區的N型區和P型區彼此相互耗盡，最終達到完全耗盡，有效的提高了漂移區電場，提高器件的擊穿電壓，另外，由于漂移區N型區和P型區彼此耗盡，有效的增加了漂移區摻雜濃度，降低器件的導通電阻。然而，超結結構工藝復雜，器件性能對電荷失衡非常敏感，尤其是對于擊穿電壓在600V以上的應用，其多次外延注入的工藝也使得生產成本居高不下。IGBT結構是基于電導調制原理，其器件結構是將傳統結構中漏極的N型換成P型，其他結構不變，因此，器件的擊穿電壓幾乎可以保持不變。在器件導通時，由于漏極改成了 P型，因此會向漂移區注入大量的空穴，調制漂移區載流子濃度，增加導通電流，降低器件的導通電阻。然而，由于器件導通時，漂移區存在著大量的空穴，在器件關斷時，少子的復合和抽取需要一定的時間，即所謂的少子儲存效應，會形成所謂的“拖尾電流”，使得器件的關斷時間較長，影響器件的高頻性能。
【發明內容】
[0004]本發明實施例的目的在于提出一種半導體功率器件結構的制備方法及結構，旨在解決如何能夠簡單方便的制備出半導體功率器件。
[0005]為達此目的，本發明實施例采用以下技術方案:
[0006]—種半導體功率器件結構的制備方法，所述方法包括:
[0007]在厚膜SOI襯底上進行刻蝕，形成Trench層窗口，并對所述厚膜SOI襯底進行斜角注入及底部注入，形成高摻雜η型漂移區；
[0008]注入后進行快速退火，并進行表面氧化，在所述Trench層窗口表面形成一層薄S12M ;
[0009]進行S1JX積，形成深氧Trench層，進行P_well注入，進行N+注入，進行P+注入并進行快速退火；
[0010]多晶硅窗口刻蝕、重摻雜多晶硅沉積、金屬場板窗口刻蝕以及金屬沉積、金屬刻蝕，形成源極、漏極、柵極。
[0011]優選地，所述厚膜襯底包括:
[0012]Si基、SOI基或者SiC基襯底。
[0013]優選地，所述在對所述厚膜SOI襯底進行斜角注入及底部注入的劑量為漂移區濃度的8?10倍。
[0014]優選地，所述快速退火和表面氧化同時進行，在窗口表面形成一層薄S1Jl以及激活注入離子，溫度為800?900°C，時間為20?50min。
[0015]優選地，所述金屬場板窗口刻蝕的窗口寬度在0.4?0.8 μ m。
[0016]—種半導體功率器件結構，所述半導體功率器件結構包括:
[0017]源極、源金屬、柵金屬、漏極、漏極金屬、源極體區、多晶硅、金屬場板、N型重摻雜區、氧Trench層、N型漂移區、埋氧層、P型襯底；
[0018]所述P型襯底在所述半導體功率器件結構的底層，所述埋氧層在所述P型襯底之上，所述N型漂移區在所述埋氧層之上，所述N型重摻雜區在所述N型漂移區之上，所述氧Trench層在所述N型重摻雜區之上，所述金屬場板為多層長度不等的縱向場板，在所述N型漂移區靠近所述氧Trench層的表面注入一層重摻雜η型層。
[0019]優選地，所述多層長度不等的縱向場板為三層長度不等的縱向場板。
[0020]本發明實施例在傳統的橫向功率器件Trench LDMOS結構的Trench層中引入多層深度不同的縱向金屬場板，同時在漂移區中引入一層重摻雜η型層，在提高器件擊穿電壓方面，多層長度不等的金屬場板可以在漂移區中引入多個新的電場峰值，同時將表面高電場引入體內，避免器件在表面提前擊穿；全耗盡后的重摻雜η型層提高了 Trench層表面電荷密度，提高了 Trench層和漂移區電場，提高器件擊穿電壓；在降低器件導通電阻方面，深氧Trench層減小了橫向漂移區長度，多層場板在器件導通時會在Trench層表面形成低阻電流通道以及重摻雜的η型區的引入都可以有效的降低器件的導通電阻，提高器件性能，該器件結構對于Si基、SOI基、SiC基襯底均適用，縱向金屬場板一方面可以輔助耗盡漂移區，提高漂移區的有效濃度，另一方面在器件導通時在重摻雜η型區中形成了一個低阻的電流通道，有效的降低了器件的導通電阻。
【附圖說明】
[0021]圖1是本發明實施例半導體功率器件結構的制備方法的流程示意圖；
[0022]圖2是本發明實施例半導體功率器件結構的示意圖；
[0023]圖3是本發明實施例半導體功率器件結構的另一種示意圖；
[0024]圖4是本發明實施例半導體功率器件電場的示意圖。
[0025]10標識源金屬、11標識柵金屬、12標識漏極金屬、13標識漏極、14標識氧Trench層、15標識N型重摻雜區、16標識N型偏移區、17標識埋氧區、18標識P型襯底、19標識金屬場板、20標識多晶娃、21標識源極體區、22標識源極。
【具體實施方式】
[0026]下面結合附圖和實施例對本發明實施例作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本發明實施例，而非對本發明實施例的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發明實施例相關的部分而非全部結構。
[0027]實施例一
[0028]參考圖1，圖1是本發明實施例半導體功率器件結構的制備方法的流程示意圖。
[0029]在實施例一中，所述半導體功率器件結構的制備方法包括:
[0030]步驟101，在厚膜SOI襯底上進行刻蝕，形成Trench層窗口，并對所述厚膜SOI襯底進行斜角注入及底部注入，形成高摻雜η型漂移區；
[0031 ] 步驟102，注入后進行快速退火，并進行表面氧化，在所述Trench層窗口表面形成一層薄3;102層；
[0032]步驟103，進行S1jX積，形成深氧Trench層，進行P_well注入，進行N+注入，進行P+注入并進行快速退火；
[0033]步驟104，多晶硅窗口刻蝕、重摻雜多晶硅沉積、金屬場板窗口刻蝕以及金屬沉積、金屬刻蝕，形成源極、漏極、柵極。
[0034]具體的，器件制備流程(以SOI基襯底為例):
[0035](I)在厚膜SOI襯底上進行刻蝕，形成Trench層窗口 ；
[0036](2)進行斜角注入及底部注入，形成高摻雜η型漂移區，注入劑量約為漂移區濃度的8?10倍；
[0037](3)快速退火和表面氧化同時進行，在窗口表面形成一層薄S1Jl以及激活注入離子，溫度為800?900°C，時間為20?50min ；
[0038](4)進行S12沉積，形成深氧Trench層；
[0039](5)進行 P-well 注入；
[0040](6)進行N+注入；
[0041 ] (7)進行P+注入并進行快速退火；
[0042](8)多晶硅窗口刻蝕；
[0043](9)重摻雜多晶硅沉積；
[0044](10)金屬場板窗口刻蝕，窗口寬度在0.4?0.8 μ m ;
[0045](11)金屬沉積；
[0046](12)金屬刻蝕，形成源極、漏極、柵極。
[0047]具體的，傳統Trench LDMOS器件是在漂移區中部插入一層深的氧Trench層，可以有效的減小漂移區長度，降低器件導通電阻，但是器件處于關態時，電場大部分都聚集于器件表面，體內電場較小，器件容易在表面提前擊穿，限制了擊穿電壓的進一步提高，本發明提出了一種新的器件結構，如圖2以SOI基襯底為例，其在傳統Trench LDMOS器件的基礎上引入了多層長度不等的縱向場板