一種制備Si基碲鎘汞芯片位錯觀察樣品的襯底腐蝕工藝的制作方法
【技術領域】
[0001]本發明涉及半導體芯片襯底選擇腐蝕工藝，具體是指一種用于制備Si基碲鎘汞芯片位錯觀察樣品的襯底腐蝕工藝。
【背景技術】
[0002]Si基HgCdTe (碲鎘汞)探測器是第三代紅外焦平面探測器發展的主流之一。依托于成熟的Si晶元制備工藝和分子束外延生長工藝的發展，Si基HgCdTe材料具備更大的使用面積、更高平整度和較高機械強度，從而能夠制備出超大像素規模，超高分辨率、更遠探測距離的紅外探測器，并提高了探測器的成品率降低了成本。除此之外，Si基HgCdTe材料還具有與Si電路相似的熱膨脹系數，避免了高低溫循環過程中因形變差異造成的銦柱脫開，提高了器件的可靠性。
[0003]由于襯底Si和外延層HgCdTe之間具有較大的晶格失配(-19% )和熱失配，會使材料在生長和應用的過程中產生大量的失配位錯，因此Si基HgCdTe探測器制備最大的挑戰在于低位錯密度的HgCdTe外延材料的生長和如何抑制位錯對器件性能的影響。為了減少Si基HgCdTe材料中的失配位錯往往在HgCdTe生長之前生長一層6?10 μ m的CdTe緩沖層，再通過退火等方法減少CdTe緩沖層中位錯，進而減少HgCdTe外延薄膜中位錯密度。研究CdTe緩沖層與HgCdTe外延層中位錯的產生原因、位置和產生煙滅過程對于降低材料的位錯密度非常重要，特別是對于長波Si基HgCdTe材料。通常對HgCdTe材料中位錯的分析都是從HgCdTe表面一側，通過位錯腐蝕液進行逐層腐蝕，對位錯密度、位置、形狀進行逐層分析，但當器件已經加工成型后，研究位錯對器件性能的影響或研究器件工藝對HgCdTe芯片中位錯的影響時，從HgCdTe界面進行分析就存在困難。本發明針對這一問題，提供了一種襯底腐蝕工藝，通過襯底的去除，能夠獲得完整的外延薄膜材料和清晰的觀察界面，為從緩沖層CdTe界面入手對芯片位錯進行觀察提供了很好的工藝手段。
【發明內容】
[0004]本發明的目的在于保證HgCdTe芯片特性穩定的基礎上，提供一種高選擇性、低損傷的Si襯底腐蝕方法，獲得襯底完全去除的CdTe/HgCdTe薄膜樣品，從而為Si基HgCdTe芯片材料中位錯的研究提供有效工藝手段。
[0005]本發明的腐蝕工藝步驟如下:
[0006](I)探測器芯片的襯底減薄拋光和清洗:將Si基碲鎘汞芯片襯底減薄拋光至50um，依次利用有機溶劑(三氯乙烯、乙醚、丙酮、酒精)將芯片表面、背面清洗干凈。
[0007](2)芯片保護:利用環氧樹脂將芯片襯底向上貼于寶石片上，充分固化。
[0008](3)襯底氧化層腐蝕:將貼于寶石片的Si基碲鎘汞芯片放于HF酸中腐蝕，去掉襯底表面氧化層，取出后置于去離子水中沖洗。
[0009](4)襯底選擇性濕法腐蝕:將貼于寶石片的Si基碲鎘汞芯片放入高選擇性Si晶體腐蝕液中進行腐蝕，襯底完全去除后取出用氮氣吹干。
[0010]所述的高選擇性Si晶體腐蝕液為四甲基氫氧化銨、去離子水和過硫酸銨的混合腐蝕液。
[0011]此時再將襯底去除的CdTe/HgCdTe薄膜芯片放入位錯腐蝕液中進行腐蝕觀察即可得到不同深度和不同位置處的位錯信息。
[0012]本發明的優點在于:
[0013]能獲得襯底完全去除的CdTe/HgCdTe外延薄膜材料和光亮的CdTe界面，為從CdTe界面入手研究探測器芯片中位錯提供了方便。
【附圖說明】
[0014]圖1為襯底部分去除后材料的EDAX測試結果。圖⑴為襯底去除位置的EDAX測試結果；圖(2)為襯底殘留位置的EDAX測試結果。
[0015]圖2為襯底完全去除后材料表面的EDAX測試結果。
[0016]圖3為位錯腐蝕后CdTe界面的位錯顯微鏡照片。
[0017]圖4本發明使用工藝流程圖。
【具體實施方式】
[0018]下面結合附圖，對本發明的具體工藝步驟作進一步的詳細說明。
[0019](I)將Si基HgCdTe芯片襯底朝上利用石蠟固定在玻璃板上，利用化學機械減薄拋光設備和粒徑分別為9 μ m、3 μ m的Al2O3拋光液，將Si基HgCdTe芯片襯底初步磨拋至50um后從玻璃盤上取下，室溫下利用有機溶劑(三氯乙烯、乙醚、丙酮、酒精)浸泡5min，再將芯片表面、背面清洗干凈。
[0020](2)利用環氧樹脂將芯片襯底向上貼于寶石片上，襯底背面露出，65°C溫度下固化24小時。
[0021](3)利用濃度為25%的TMAH(四甲基氫氧化銨)溶液和去離子水H2O按照2:3的比例配制成濃度為10%的腐蝕液，根據體積加入2g/l的APODS (過硫酸銨)，放在溫度90°C的水浴中加熱一小時。
[0022](4)將保護好的樣品放于HF酸中腐蝕5s，去掉襯底表面氧化層，取出后置于去離子水中沖洗。
[0023](5)將樣品迅速放入60°C的腐蝕液中進行腐蝕；此時會有大量氣泡從襯底表面產生并脫離襯底表面，表明反應開始。
[0024](6)當用肉眼觀察襯底完全去除后將芯片置于去離子水中清洗并取出，用氮氣吹干，并利用顯微鏡觀察芯片表面，露出光亮的銀灰色碲化鎘表面說明襯底已完全去除，利用EDAX測試驗證了襯底的完全去除。圖1為襯底部分去除后材料的EDAX測試結果。通過對比兩個位置處的成分可知，位置(2)處的Si襯底被腐蝕后露出了位置(I)的CdTe緩沖層。圖2為襯底完全去除后材料的EDAX測試結果，可以看出襯底腐蝕后CdTe表面光亮，可見此腐蝕液能夠完全去除Si襯底且對CdTe具有很好的選擇性。此時將襯底去除的CdTe/HgCdTe薄膜樣品利用位錯腐蝕液進行腐蝕，通過觀察即可統計得到不同深度和位置處的位錯信息，如圖3所示。
【主權項】
1.一種制備Si基碲鎘汞芯片位錯觀察樣品的襯底腐蝕工藝，其特征在于包括以下步驟: 1)探測器芯片的襯底減薄拋光和清洗:將Si基碲鎘汞芯片襯底減薄拋光至50um，依次利用三氯乙烯、乙醚、丙酮和酒精將芯片表面、背面清洗干凈； 2)芯片保護:利用環氧樹脂將芯片襯底向上貼于寶石片上，充分固化； 3)襯底氧化層腐蝕:將貼于寶石片的Si基碲鎘汞芯片放于HF酸中腐蝕，去掉襯底表面氧化層，取出后置于去離子水中沖洗； 4)襯底選擇性濕法腐蝕:將貼于寶石片的Si基碲鎘汞芯片放入高選擇性Si晶體腐蝕液中進行腐蝕，襯底完全去除后取出用氮氣吹干。
【專利摘要】本發明公開了一種制備Si基碲鎘汞芯片位錯觀察樣品的襯底腐蝕工藝。工藝包括探測器芯片的襯底減薄拋光和清洗、芯片保護、襯底氧化層腐蝕、襯底選擇性濕法腐蝕四個步驟，本發明的特征在于：將化學機械減薄拋光后的Si基碲鎘汞芯片襯底朝上貼于寶石片上并固化，將制好的樣品放入氫氟酸中去氧化層，再將其放入高選擇比腐蝕液中進行腐蝕。本發明的特點在于：能獲得襯底完全去除的碲化鎘/碲鎘汞外延薄膜材料和光亮的碲化鎘界面，為從碲化鎘界面入手研究探測器芯片中位錯提供了方便。
【IPC分類】H01L21/02, H01L21/66, G01N1/34, G01N1/28, G01N1/32
【公開號】CN105047530
【申請號】CN201510295709
【發明人】張姍, 林春, 廖清君, 胡曉寧, 葉振華
【申請人】中國科學院上海技術物理研究所
【公開日】2015年11月11日
【申請日】2015年6月2日