功率半導體模塊的制作方法
【技術領域】
[0001]本發明涉及一種功率半導體模塊，該功率半導體模塊包括設置在底板上的至少四個基板，所述每個基板具有用于較低電勢(或電位)的第一連接點和用于較高電勢的第二連接點，并且該功率半導體模塊包括連接到用于較低電勢的第一連接點的第一母線和連接到用于較高電勢的第二連接點的第二母線。
【背景技術】
[0002]例如從DE 10 2006 004 031 B3中已知這樣的功率半導體模塊。
【發明內容】
[0003]本發明的目的是憑借“主電流流動方向”除減少模塊電感之外，還在于改進負載電流的平衡，所述主電流流動方向被通過在每種情況下以相同的次序分接(tapping off)基板上的正電勢和負電勢均勻地設計。
[0004]本發明的目的進一步包括改善用于動態過程的電流分布的平衡，并且特別是在短路的情況下以目標的方式來減少單獨的開關的負載。
[0005]通過具有權利要求1的特征的功率半導體模塊來實現該目的。從屬權利要求給出了本發明的有利的構造。
[0006]在關于對開始提到的主題的測試中，由于基板的鏡像(miiroring)并且因此由于基板上電勢分接頭(tap)的之前已知次序的改變，因而顯而易見的是，由于鏡像的基板的布置在過載的情況下或短路的情形中實現了電流平衡的改進。精確地在半電橋電路的特別關鍵的高側(high side)上，實現了電流的不均等分布的顯著減少，并且因此減少了單獨的半導體開關上的過載。
[0007]與一般的假設相反，不僅每個基板的單獨的電流路徑的優化是重要的，而且電流路徑與由于功率模塊的設計是不平衡的負載電流母線的基本匹配也是重要的。不平衡的母線通常導致負載電流流過在DCB布置的方向上具有主電流流動方向的模塊，并且產生了在單獨基板上的不同強度的寄生耦合。由于母線上的這些耦合，在動態過程的情況下又產生了電流分布的不平衡。這些可以通過對于單獨基板的布置進行目標性的改變而被補償。在高側上短路的情況下，可以在沒有限制模塊的實際功能的情況下顯著地減少短路電流，并且因此減小破壞的風險。
【附圖說明】
[0008]將參照示例性實施例以及如在隨附的附圖中所示的特別優選的構造，來更詳細地描述本發明，其中:
[0009]圖1示出了具有特別優選的構造的功率半導體模塊的透視圖；
[0010]圖2示出了圖1的沒有母線的功率半導體模塊的平面圖；
[0011]圖3示出了圖1的具有母線的功率半導體模塊的平面圖；
[0012]圖4示出了已知的功率半導體模塊IFX和根據本發明構造的功率半導體模塊DSP之間的短路電流水平的比較；
[0013]圖5示出了在高側上短路的情況下，從DE 10 2006 004 031 B3已知的功率半導體模塊IFX和具有根據本發明的構造的功率半導體模塊DSP之間的DCB電流分布的比較；和
[0014]圖6示出了根據本發明的另一個功率半導體模塊的平面圖。
【具體實施方式】
[0015]圖1示出了具有特別優選的構造的功率半導體模塊的透視圖。功率半導體模塊10具有設置有多個基板和連接到該基板的母線30、40、50的底板20。
[0016]可以從在圖2中圖示的功率半導體模塊10的平面圖中看到優選地成單行的基板的精確布置，其中為了更清楚的圖示已經省略了母線30、40、50。根據本發明，提供了設置在底板20上的至少四個基板DCB1、DCB2、DCB3、DCB4、DCB5、DCB6。此處顯示的六個基板DCB1、DCB2、DCB3、DCB4、DCB5、DCB6優選地具有并聯連接的半電橋電路，每個基板都具有用于較高電勢的第一連接點a和用于較低電勢的第二連接點b，其中用于較高電勢的連接點a電連接到一個母線30并且用于較低電勢的連接點b電連接到另一個母線40。
[0017]根據本發明，連接點a、b的次序現在對于所有的基板DCB1、DCB2、DCB3、DCB4、DCB5、DCB6是不相同的，但是被設計成使得至少一個基板(即此處由附圖標記“DCB4”所標記的基板)的連接點a、b的次序不同于其它基板DCB1、DCB2、DCB3、DCB5、DCB6的連接點a、b的次序。具體地，基板DCB4的連接點b、a的次序與其它基板的連接點a、b的次序相反，即是是反向的次序。
[0018]相應地，如圖3的平面圖中所示，母線30、40的內部連接的連接次序也不是純粹地重復的，而是對于由“DCB4”所標記的基板來說偏離了該連接次序。如已知地，母線30、40優選地具有從基板DCB1、DCB2、DCB3、DCB4、DCB5、DCB6引出的外部連接。
[0019]現在圖4示出了從DE 10 2006 004 031 B3已知的功率半導體模塊IFX和根據本發明構造的功率半導體模塊DSP之間的短路電流水平的比較。可以在以圓圈標記的交叉點處看到，根據本發明構造的功率半導體模塊DSP的高側上的短路電流水平與已知的模塊IFX相比較，被顯著地減少。
[0020]圖5示出了從DE 10 2006 004 031 B3已知的功率半導體模塊IFX和根據本發明構造的功率半導體模塊DSP之間的DCB電流分布的比較。可以清楚地看到，因為電流峰值的持續時間較短，因此DCB平面上的短路對于根據本發明構造的功率半導體模塊10來說較不關鍵。另外，實現了電流在單獨的基板DCB1、DCB2、DCB3、DCB4、DCB5、DCB6之間的顯著改進的分布。
[0021]最后，圖6示出了根據本發明的另一個功率半導體模塊10’的平面圖，其中僅提供了四個基板DCB1、DCB2、DCB3、DCB4。根據本發明，在這種情況下，基板DCB4的連接點b、a的次序與其它基板DCB1、DCB2、DCB3的連接點a、b的次序不同。
【主權項】
1.一種功率半導體模塊(10、10’)，包括:-設置在底板(20)上的至少四個基板(DCB1、DCB2、DCB3、DCB4、DCB5、DCB6)，每個基板具有用于較高電勢的第一連接點(a)和用于較低電勢的第二連接點(b)，和-連接到用于較高電勢的第一連接點(a)的第一母線(30)，和連接到用于較低電勢的第二連接點(b)的第二母線(40)，其特征在于，至少一個基板(DCB4)的連接點(b、a)的次序與其它基板(DCB1、DCB2、DCB3、DCB5、DCB6)的連接點(a、b)的次序不同。2.根據權利要求1所述的功率半導體模塊(10、10’)，其特征在于，所述至少一個基板(DCB4)的連接點(a、b)的次序與其它基板(DCB1、DCB2、DCB3、DCB5、DCB6)的連接點(a、b)的次序相反。3.根據前述權利要求中的任一權利要求所述的功率半導體模塊(10、10’)，其特征在于，所述母線(30、40)具有從基板(DCB1、DCB2、DCB3、DCB4、DCB5、DCB6)引出的外部連接。4.根據前述權利要求中的任一權利要求所述的功率半導體模塊(10、10’)，其特征在于，所述基板(DCB1、DCB2、DCB3、DCB4、DCB5、DCB6)具有并聯連接的半電橋電路。5.根據前述權利要求中的任一權利要求所述的功率半導體模塊(10、10’)，其特征在于，所述基板(DCB1、DCB2、DCB3、DCB4、DCB5、DCB6)被布置成一行。
【專利摘要】本發明公開了一種功率半導體模塊(10，10’)，該功率半導體模塊包括設置在底板(20)上的至少四個基板(DCB1、DCB2、DCB3、DCB4、DCB5、DCB6)，每個基板都具有用于較高電勢的第一連接點(a)和用于較低電勢的第二連接點(b)，并且該功率半導體模塊包括連接到用于較高電勢的第一連接點(a)的第一母線(30)和連接到用于較低電勢的第二連接點(b)的第二母線(40)。至少一個基板(DCB4)的連接點(b、a)的次序不同于其它基板(DCB1、DCB2、DCB3、DCB5、DCB6)的連接點(a、b)的次序。
【IPC分類】H02M7/00, H01L25/07, H01L23/49
【公開號】CN104979337
【申請號】CN201510151548
【發明人】亨寧·斯托貝爾-麥爾, 克里斯蒂安·愛根
【申請人】丹佛斯硅動力股份有限公司
【公開日】2015年10月14日
【申請日】2015年4月1日
【公告號】DE102014104716B3