一種碳化硅vdmos器件的制作方法
【技術領域】
[0001]本發明屬于半導體技術領域，具體的說是涉及一種碳化硅VDMOS器件。
【背景技術】
[0002]碳化硅(SiC)具有大禁帶寬度、高臨界擊穿電場、高熱導率和高電子飽和漂移速度等特點，因此其在大功率、高溫以及高頻的電力電子領域有非常廣闊的應用前景。目前在以SiC為襯底的場效應管中，垂直雙擴散金屬氧化物半導體場效應管(VDMOS)是被廣泛研宄的對象之一。
[0003]相比于其他寬禁帶半導體材料(如GaN)，SiC具有一個十分明顯的優勢就是可以通過熱生長直接形成S12 (二氧化硅)，這使得碳化硅器件可輕易的繼承在硅器件中已廣泛使用的MOS (金屬氧化物半導體)結構以及相關技術，傳統的單獨以S12S柵介質的SiCVDMOS器件結構如圖1所示。但是，眾所周知，SiC MOS結構存在嚴重的柵氧可靠性問題，而這通常被認為是由于FN隧穿效應引起的，具體的說:當柵介質中電場強度達到一定值時，電子會從半導體或門極金屬不斷向電介質涌入，產生FN隧穿電流，最終導致電介質擊穿。當器件處于正向導通狀態時，由于3102與SiC的導帶偏移量(2.7eV)比與Si的導帶偏移量(3.2eV)低，因此當FN隧穿電流大小相同時，碳化硅-二氧化硅系統中柵介質的電場強度比硅-二氧化硅系統小；當器件處于阻斷狀態時，碳化硅表面電場最大值可達2.5MV/cm,而根據高斯定律，器件柵介質的電場強度與半導體表面電場強度比值和這兩種材料的介電常數(Si02:3.9，SiC:9.7)成反比，由此得到在碳化硅表面電場達到最大值時，氧化物中電場達到了 6.2MV/cm，極易產生FN隧穿電流。因此可通過降低柵介質中電場強度來減小FN隧穿電流，提尚棚氧可靠性。
[0004]由于high-k(高介電常數)材料介電常數大，因此選用high_k材料作為柵介質在不增大閾值電壓的前提下可提高柵介質物理厚度，從而降低柵介質電場，進一步達到減小FN隧穿電流的目的，其結構如圖2所示。但必須考慮到，high-k材料帶隙一般較S1^，因此單獨使用high-k材料作為柵介質時會使界面處載流子勢皇高度降低，可能更容易產生FN隧穿電流。進而有學者提出，在high-k材料和SiC表面形成過渡層S12,如圖3所示。這樣既可以增大柵介質物理厚度，又不會降低界面處載流子勢皇高度，因此達到減小FN隧穿電流的目的，但此柵結構中的S12通常很薄，當VDMOS器件反向擊穿時，依然會在JFET區表面產生很大的電場，該處表面柵介質很有可能提前發生擊穿。
【發明內容】
[0005]本發明所要解決的，就是針對上述問題，提出一種具有復合柵介質的碳化硅VDMOS器件。
[0006]為實現上述目的，本發明采用如下技術方案:
[0007]一種碳化硅VDMOS器件，如圖4所示，包括漏極金屬11、N+襯底10、N_漂移區9、柵介質、多晶硅柵2以及柵極金屬I ;所述N_漂移區9的上層一端具有第一 P型基區8，其上層另一端具有第二 P型基區81 ;所述第一 P型基區8上層具有相互獨立的第一 N+源區6和第一 P+歐姆接觸區7 ;所述第二 P型基區81上層具有相互獨立的第二 N +源區61和第二 P +歐姆接觸區71 ;所述第一 N+源區6和第一 P +歐姆接觸區7上表面具有第一源極金屬5 ;所述第二 N+源區61和第二 P +歐姆接觸區71上表面具有第二源極金屬51 ;所述多晶硅柵2位于柵介質上表面；所述柵極金屬I位于多晶硅柵2上表面；其特征在于，所述柵介質結構由S12柵介質和高介電常數柵介質構成；所述S12柵介質由位于N—漂移區9上表面的第一 S12柵介質4、位于第一 P型基區8和部分第一 N+源區6上表面的第二 S1 2柵介質41、位于第二 P型基區81和部分第二 N+源區61上表面的第三S1 2柵介質42構成，其中，第一S12柵介質4的厚度大于第二 S1 2柵介質41和第三S1 2柵介質42 ;所述第二 S1 2柵介質41與多晶硅柵2之間具有第一高介電常數柵介質3，所述第三S12柵介質42與多晶硅柵2之間具有第二高介電常數柵介質31。
[0008]進一步的，所述高介電常數柵介質為介電常數大于S12柵介質介電常數的材料。
[0009]跟進一步的，所述高介電常數柵介質為!1?)2、5丨3隊、1102、41203或2102中的一種。
[0010]本發明的有益效果為，本發明在S1JI介質上方引入高介電常數材料作為柵介質的一部分，從而增大柵介質物理厚度，降低正向導通時柵介質中電場強度；在JFET區上方采用一層相對較厚的二氧化硅作為柵介質，降低反向擊穿時JFET區表面電場；使得柵介質中電場強度得到有效降低，從而減小了 FN隧穿電流，因此提高了 SiC VDMOS器件中柵介質的長期可靠性。
【附圖說明】
[0011]圖1是傳統的單獨以S12作為柵介質的SiC VDMOS器件結構剖面圖；
[0012]圖2是單獨以高介電常數材料作為柵介質的SiCVDMOS器件結構剖面圖；
[0013]圖3是具有高介電常數材料/S12堆垛柵介質的SiC VDMOS器件結構剖面圖；
[0014]圖4是本發明提供的一種復合柵介質SiC VDMOS器件結構剖面圖；
[0015]圖5是正向導通時，本發明提供的復合柵SiC VDMOS器件與其他三種柵介質SiCVDMOS器件FN隧穿電流比較圖；
[0016]圖6是反向擊穿時，本發明提供的復合柵SiC VDMOS器件與其他三種柵介質SiCVDMOS器件表面電場分布比較圖。
【具體實施方式】
[0017]下面結合附圖，詳細描述本發明的技術方案:
[0018]本發明的一種碳化硅VDMOS器件，如圖3所示，包括漏極金屬11、N+襯底10、N _漂移區9、P型基區、N+源區、P+歐姆接觸區、柵介質、多晶硅柵2以及柵極金屬I ;所述『漂移區9的上層一端具有第一 P型基區8，其上層另一端具有第二 P型基區81 ;所述第一 P型基區8上層具有相互獨立的第一 N+源區6和第一 P +歐姆接觸區7 ;所述第二 P型基區81上層具有相互獨立的第二 N+源區61和第二 P +歐姆接觸區71 ;所述第一 N +源區6和第一 P +歐姆接觸區7上表面具有第一源極金屬5 ;所述第二 N+源區61和第二 P +歐姆接觸區71上表面具有第二源極金屬51 ;所述多晶硅柵2位于柵介質上表面；所述柵極金屬I位于多晶娃柵2上表面；所述柵介質結構由S12柵介質和高介電常數柵介質構成；所述S12柵介質由位于N_漂移區9上表面的第一 S12柵介質4、位于第一 P型基區8和部分第一 N+源區6上表面的第二 S12柵介質41、位于第二 P型基區81和部分第二 N +源區61上表面的第三S12柵介質42構成，其中，第一 S1 2柵介質4的厚度大于第二 S1 2柵介質41和第三S1 2柵介質42 ;所述第二 S12柵介質41與多晶硅柵2之間具有第一高介電常數柵介質3，所述第三S12柵介質42與多晶硅柵2之間具有第二高介電常數柵介質31。本發明的工作原理為:
[0019] 本發明提供的復合柵SiC VDMOS器件，溝道上方的柵介質為高介電常數柵介質/S12堆垛結構，JFET區上方全部采用S1 2，JFET區和溝道上方柵介質總物理厚度相同。那么，當器件處于正向導通時，高介電常數柵介質結構使柵介質物理厚度增大，因此降低了柵介質中電場強度，故使FN隧穿電流減小，同時也不會增大閾值電壓，圖5給出了柵介質擊穿時本發明提供的復合柵SiC VDMOS器件與圖1、圖2以及圖3三種柵介質SiC VDMOS器件的FN隧穿電流比較圖；當器件處于阻斷狀態時，表面電場強度最大處位于JFET區，該區上厚的5102可降低表面電場，從而降低S12中電場，使FN隧穿電流減小，圖6給出了器件反向擊穿時本發明提供的復合柵介質SiC VDMOS器件與圖1、圖2以及圖3三種柵介質SiCVDMOS器件表面電場分布比較圖。從圖5和圖6可以看出，該結構不管是處于正向導通狀態還是阻斷狀態時，都可以有效減小FN隧穿電流，在一定程度上改善了柵氧化層的質量。
【主權項】
1.一種碳化硅VDMOS器件，包括漏極金屬(11)、N+襯底(10)、N_漂移區(9)、柵介質、多晶硅柵(2)以及柵極金屬(I);所述N_漂移區(9)的上層一端具有第一 P型基區(8)，其上層另一端具有第二 P型基區(81);所述第一 P型基區(8)上層具有相互獨立的第一 N+源區(6)和第一 P+歐姆接觸區(7);所述第二 P型基區(81)上層具有相互獨立的第二 N+源區(61)和第二 P+歐姆接觸區(71);所述第一 N+源區(6)和第一 P+歐姆接觸區(7)上表面具有第一源極金屬(5);所述第二 N+源區(61)和第二 P+歐姆接觸區(71)上表面具有第二源極金屬(51);所述多晶硅柵(2)位于柵介質上表面；所述柵極金屬(I)位于多晶硅柵(2)上表面；其特征在于，所述柵介質結構由S12柵介質和高介電常數柵介質構成；所述S12柵介質由位于N_漂移區(9)上表面的第一 S12柵介質(4)、位于第一 P型基區(8)和部分第一 N+源區(6)上表面的第二 S12柵介質(41)、位于第二 P型基區(81)和部分第二 N+源區(61)上表面的第三S12柵介質(42)構成，其中，第一 S12柵介質(4)的厚度大于第二S12柵介質(41)和第三S12柵介質(42);所述第二 S12柵介質(41)與多晶硅柵⑵之間具有第一高介電常數柵介質(3)，所述第三S12柵介質(42)與多晶硅柵(2)之間具有第二高介電常數柵介質(31)。2.根據權利要求1所述的一種碳化硅VDMOS器件，其特征在于，所述高介電常數柵介質為介電常數大于S12柵介質介電常數的材料。3.根據權利要求1所述的一種碳化硅VDMOS器件，其特征在于，所述高介電常數柵介質為 HfO2, Si3N4' Ti02、Al2O3或 ZrO 2中的一種。
【專利摘要】本發明屬于半導體技術領域，具體的說是涉及一種碳化硅VDMOS器件。本發明針對SiC VDMOS器件提供的復合柵介質結構，在溝道上方采用高介電常數柵介質/SiO2堆垛結構，JFET區上方全部采用SiO2，溝道和JFET區上方柵介質總物理厚度相同。當器件處于正向導通狀態時，在柵介質中引入高介電常數材料會使柵介質物理厚度增大，因此可降低柵介質中電場強度，同時不會增大閾值電壓；當器件處于阻斷狀態時，表面電場強度最大處位于JFET區，該區上方厚的SiO2可降低表面電場最大值，從而降低SiO2中電場強度。本發明通過降低柵介質中電場強度來減小SiC VDMOS器件中FN隧穿電流，有效提高柵氧化層可靠性。
【IPC分類】H01L29/43, H01L29/78, H01L29/423
【公開號】CN104952917
【申請號】CN201510390302
【發明人】鄧小川, 李妍月, 陳茜茜, 張波
【申請人】電子科技大學
【公開日】2015年9月30日
【申請日】2015年7月3日