TiN)來形成高電阻的氮化鈦(TiN)場板。
[0024]當器件為關閉狀態時，電流將從陰極232流向外部金屬電極272，并且隨后流至源極212。由于場板由高電阻材料制成，該電流會在(多個)保護環和源極之間的場板的長度上產生線性的電壓降。(多個)保護環和源極之間的該線性的電壓降形狀導致在n_-漂移區240表面上生成均勻或大致均勻的電場。
[0025]該均勻電場降低了在P-陽極和/或保護環附近的峰值電場，從而有助于改進二極管的擊穿電壓性能。TiN層在高溫下的高電阻還可以減輕高溫下的泄漏電流。
[0026]圖3中示出了根據本發明的示例性功率MOSFET 300。該示例性功率MOSFET 300為橫向雙擴散MOSFET (LDMOS)，其包括形成在p型半導體襯底340的一個上表面上的源極312、柵極322和漏極332。
[0027]當器件為關閉狀態時，電流將從漏極332流向源極312。由于場板由高電阻材料制成，該電流會在陰極和陽極之間的場板的長度上產生線性的電壓降。漏極332和源極312之間的該線性的電壓降導致在P型半導體襯底340上形成的n_-漂移區表面上生成均勻或大致均勻的電場。
[0028]氧化層350在源極312和漏極332之間橫向延伸并且環繞柵極。氧化層350形成了在源極312和漏極332之間延伸的氧化物橋。
[0029]氧化層350在源極312和漏極332之間延伸的同時與在p型半導體襯底340上形成的n_-漂移區的上表面鄰接。氧化層350的第一橫向部分橫向地突出進入源極并且直接位于源極區上方，使得第一橫向部分被夾在n+-源區和源極312之間。氧化層350的第二橫向部分橫向地突出進入漏極332并且直接位于n+-漏區上方，使得第二橫向部分被夾在漏極332和n+-漏區之間。
[0030]場板360形成在MOSFET 300的上表面上并且覆蓋源極312、漏極332、以及氧化層的源極312和漏極332范圍之外的部分。該場板包括厚度小于1nm而電阻率約為10_4Ω *cm的氮化鈦(TiN)層。如現有技術中已知的是，TiN場板層的電阻率可以通過控制TiN的密度和鈦中的氮分子的比率來調節。可以在形成源金屬電極312和漏金屬電極332之后通過淀積氮化鈦(TiN)來形成高電阻的氮化鈦(TiN)場板。
[0031]圖4示出了根據本發明的示例性功率MOSFET 400。該示例性功率MOSFET 400為包含元胞區和終端區的垂直型功率M0SFET。該終端區具有類似于二極管器件200的終端區的結構。由于與器件200相同的機制，該功率MOSFET 400的TiN場板同樣有助于改進該垂直型功率MOSFET的擊穿電壓性能。該示例性器件400被設計為可以承受900V的擊穿電壓。n_-漂移區12的電阻率約為35 Ω.cm并且厚度約為70 μ m。p_保護環14具有約為6 μ m的結深，并且氧化層31的厚度約為I ym。通過3秒鐘的PECVD淀積形成厚度約為Inm的TiNo在關斷狀態，室溫下900V時TiN會導致約為I μΑ的泄漏電流，這對于大多數應用而言是可以接受的。與不存在TiN場板的器件相比，該示例性器件的BVdss (漏源擊穿電壓)提高了約100V。
[0032]在一些實施例中，TiN層相對較薄(例如，約為Inm或2nm)，并且在器件封裝時焊接線會穿過或穿透源極上的TiN層。在另一些實施例中，可以通過在TiN層上的圖案化(例如，采用鈍化掩膜)來形成半導體器件上的(多個)電極區之間的連接和(多個)焊接線。
[0033]圖5示出了根據本發明的示例性功率BJT 500。該示例性功率BJT 500為包含有源區和終端區的垂直型功率BJT。該終端區具有類似于二極管器件200的終端區的結構。由于與器件200相同的機制，該功率BJT 500的TiN場板同樣有助于改進該垂直型功率BJT的擊穿電壓性能。
[0034]雖然參考以上示例性實施例對本發明進行了解釋，但應當理解這些示例僅用于幫助理解本發明，而并非對本發明的范圍進行限制。
【主權項】
1.一種功率半導體器件，包括:形成在半導體襯底的第一襯底表面上的第一金屬電極和第二金屬電極、將所述第一金屬電極和所述第二金屬電極進行互連的半絕緣場板、以及在所述第一金屬電極和所述第二金屬電極之間以及在所述場板和所述半導體襯底之間延伸的絕緣氧化層，其中所述半絕緣場板為氮化鈦(TiN)場板。
2.如權利要求1所述的功率半導體器件，其中，所述第一金屬電極連接至具有第一導電類型的半導體區，并且所述第二金屬電極連接至具有所述第一導電類型或第二導電類型的半導體區。
3.如權利要求1或2所述的功率半導體器件，還包括在所述半導體襯底的遠離所述第一襯底表面的第二襯底表面上形成的第三金屬電極，其中所述第三金屬電極連接至具有第二導電類型的半導體區。
4.如前述權利要求中的任一項所述的功率半導體器件，其中，所述氮化鈦(TiN)場板為氮化鈦(TiN)淀積層，其覆蓋所述第一電極、所述第二電極、以及所述氧化層中對所述第一電極和所述第二電極的接觸通道以外的其余部分。
5.如前述權利要求中的任一項所述的功率半導體器件，其中，所述接觸通道包括第一焊接線和第二焊接線，所述第一焊接線從所述第一電極延伸并且突出穿過所述氮化鈦(TiN)場板以實現對所述第一電極的外部連接，而所述第二焊接線從所述第二電極延伸并且突出穿過所述氮化鈦(TiN)場板以實現對所述第二電極的外部連接。
6.如前述權利要求中的任一項所述的功率半導體器件，其中，所述接觸通道為由鈍化層掩膜限定的接觸圖案。
7.如前述權利要求中的任一項所述的功率半導體器件，其中，所述氮化鈦場板的厚度為1nm或更小。
8.如前述權利要求中的任一項所述的功率半導體器件，其中，通過等離子體增強化學氣相淀積形成所述氮化鈦場板。
9.如前述權利要求中的任一項所述的功率半導體器件，其中，所述半導體器件為MOSFET,所述MOSFET的源極為所述第一金屬電極而其外部金屬電極為所述第二金屬電極。
10.如前述權利要求中的任一項所述的功率半導體器件，其中，所述半導體器件為橫向雙擴散MOSFET (LDMOS)，所述橫向雙擴散MOSFET的源極為所述第一金屬電極，而其漏極為所述第二金屬電極。
11.如前述權利要求中的任一項所述的功率半導體器件，其中，所述半導體器件為雙極結型晶體管(BJT)，所述雙極結型晶體管的基極為所述第一金屬電極，而其外部金屬電極為所述第二金屬電極。
12.如前述權利要求中的任一項所述的功率半導體器件，其中，所述半導體器件為LDMOS, LIGBT、垂直型功率M0SFET、功率BJT、IGBT、或晶閘管。
【專利摘要】本發明公開了一種功率半導體器件，其包括形成在半導體襯底的第一襯底表面上的第一金屬電極和第二金屬電極、將所述第一金屬電極和所述第二金屬電極進行互連的半絕緣場板、以及在所述第一金屬電極和所述第二金屬電極之間以及在所述場板和所述半導體襯底之間延伸的絕緣氧化層，其中所述半絕緣場板為氮化鈦(TiN)場板。
【IPC分類】H01L29-73, H01L29-78, H01L29-40
【公開號】CN104733514
【申請號】CN201410814788
【發明人】單建安, 伊夫蒂哈爾·阿邁德, 伍震威
【申請人】港科半導體有限公司
【公開日】2015年6月24日
【申請日】2014年12月23日
【公告號】WO2015097581A1