半導體存儲器件及其制造方法
【專利說明】半導體存儲器件及其制造方法
[0001]相關申請的交叉引用
[0002]本申請要求2013年12月17日提交的申請號為10-2013-0157457的韓國專利申請的優先權，其全部內容通過引用合并于此。
技術領域
[0003]本發明總體而言涉及半導體器件，更具體而言，涉及半導體存儲器件及其制造方法。
【背景技術】
[0004]由于諸如非易失性存儲器件的存儲器件產業迅速發展，對存儲器件的高集成度的需求增加。通常來說，已經通過減少半導體襯底上二維布置的存儲器單元的尺寸的方法來增加在特定面積內的存儲器件的集成度。然而，在減少存儲器單元的尺寸方面存在物理限制。由此，已經提出了在半導體襯底上三維布置存儲器單元。當存儲器單元被三維布置時，可以有效利用半導體襯底的面積，并且與二維布置的存儲器單元相比可以提高集成度。具體來說，如果通過有助于高集成度的三維設置NAND閃存器件的存儲器串來實現三維NAND閃存器件，預計可以最大化存儲器件的集成度，由此需要開發三維半導體存儲器件。
[0005]三維半導體存儲器件包括:層疊的且與襯底間隔開的字線、穿過字線在襯底的垂直方向上形成的溝道層、覆蓋溝道層的隧道絕緣層、覆蓋隧道絕緣層的電荷存儲層、以及覆蓋電荷存儲層的阻擋絕緣層。存儲器單元通過將電荷俘獲在設置在字線與溝道層的相交處的電荷存儲層的部分中來儲存數據。
【發明內容】
[0006]一個實施例提供了一種半導體存儲器件，其可以包括:交替層疊的絕緣圖案和導電圖案；溝道層，被配置成穿通所述絕緣圖案和所述導電圖案；以及隧道絕緣層，被配置成覆蓋所述溝道層的側壁，所述溝道層可以由SiGe層形成，在所述SiGe層中與所述隧道絕緣層接觸的部分的Ge濃度大于中心部分的Ge濃度。
[0007]—個實施例提供了一種制造半導體存儲器件的方法，其可以包括以下步驟:交替地層疊第一材料層和第二材料層；形成穿通所述第一材料層和所述第二材料層的孔；以及在每個孔內部形成隧道絕緣層和具有多重結構的溝道層。
[0008]一個實施例可以提供一種制造半導體存儲器件的方法，其可以包括以下步驟:交替地層疊第一材料層和第二材料層；形成穿通所述第一材料層和所述第二材料層的孔；在每個孔內部形成隧道絕緣層；以及在所述隧道絕緣層上順序地層疊第一溝道層和第二溝道層，使得所述第一溝道層的Ge濃度大于所述第二溝道層的Ge濃度。
【附圖說明】
[0009]圖1是根據一個實施例的半導體存儲器件的透視圖；
[0010]圖2是通過放大圖1中所示的區域“A”來描述穿通結構的截面圖；
[0011]圖3A至3E是用于描述制造圖1所示的半導體存儲器件的方法的截面圖；
[0012]圖4是示出電子遷移率根據Ge濃度的升高而升高的圖；
[0013]圖5是示出使用Ge的溝道和使用Si的溝道的電流之間的差異的圖；
[0014]圖6是示出包括圖1所示的半導體存儲器件的存儲系統的框圖；
[0015]圖7是不出圖6所不的存儲系統的應用例子的框圖；以及
[0016]圖8是示出包括參考圖7描述的存儲系統的計算系統的框圖。
【具體實施方式】
[0017]在下文中，將參照示出各個實施例的附圖來更詳細地描述實施例。然而，這些實施例可以用不同形式來實施，且不應被理解成局限于本文所述的實施例。
[0018]在附圖中，為了清楚，元件和區域沒有按比例繪制，且它們的尺寸和厚度可以被放大。在說明書中，可以省略非中心構思的已知配置。貫穿附圖和對應的描述，通過相同的附圖標記來表示部件。
[0019]圖1是根據一個實施例的半導體存儲器件的透視圖。在圖1中，為了便于描述沒有示出絕緣層。
[0020]參見圖1，根據實施例的半導體存儲器件可以包括層疊在襯底111上的管道柵PG、多個導電圖案151、至少一個漏極選擇線DSL和至少一個源極選擇線SSL，以及穿過多個導電圖案151和管道柵PG的U形穿通結構141。
[0021]這里，多個導電圖案151、漏極選擇線DSL和源極選擇線SSL被層疊成覆蓋穿通結構141。U形穿通結構141可以耦合到位線BL和源極線SL。
[0022]根據上述結構，源極選擇晶體管形成在源極選擇線SSL和穿通結構141的交叉處，存儲器單元形成在多個導電圖案151和穿通結構141的交叉處，管道晶體管形成在管道柵PG和穿通結構141的交叉處，漏極選擇晶體管形成在穿通結構141和漏極選擇線DSL的交叉處。
[0023]由此，串聯連接的漏極選擇晶體管、多個存儲器單元、管道晶體管、多個存儲器單元和源極選擇晶體管構成一個存儲串(string)，且存儲串被布置成U形。
[0024]在一個實施例中，描述了存儲串被布置成U形的結構。然而，由于公共源極線形成在襯底111上，位線形成在公共源極線上，且存儲串可以以直線結構形成在位線和公共源極線之間，所以可以形成具有直線結構的存儲串的半導體存儲器件。
[0025]圖2是通過放大圖1中所示的區域“A”來描述穿通結構的截面圖。
[0026]參見圖2，穿通結構141可以包括:穿通交替層疊的絕緣圖案121和導電圖案151的具有多重結構的溝道層135、覆蓋溝道層135的側壁的隧道絕緣層133、以及覆蓋隧道絕緣層133的電荷存儲層131。具有多重結構的溝道層135可以包括第一溝道層135a和第二溝道層135b。第一溝道層135a和第二溝道層135b可以由SiGe層形成。第一溝道層135a可以具有比第二溝道層135b更大的Ge濃度。例如，第一溝道層135a可以變為富Ge層，其中Ge的摩爾比率是0.6至0.9。第一溝道層135a可以形成在隧道絕緣層133和第二溝道層135b之間。溝道層135的中心區域可以利用絕緣層137來填充。隧道絕緣層133可以由熱氧化物層、自由基氧化物層、干氧化物層和濕氧化物層中的至少一種形成。電荷存儲層131可以由氮化物層形成。
[0027]在一個實施例中，當溝道層135由包括Ge和Si的SiGe層形成時，與由多晶硅層構成的半導體層相比，可以提高電子和空穴的遷移率。溝道層135可以形成為由第一溝道層135a和第二溝道層135b構成的多重結構；然而，由于第一溝道層135a由具有高Ge濃度的富Ge層形成，在半導體器件的操作期間可以提高溝道層135的電子和空穴的遷移率且可以提聞溝道電流。
[0028]在導電圖案151和穿通結構141之間還可以形成阻擋絕緣層147和阻障層149。
[0029]圖3A至3E是用于描述制造圖1所示的半導體存儲器件的方法的截面圖。
[0030]參見圖3A，多個第一材料層121和多個第二材料層123交替層疊在半導體襯底(未示出)上。第一材料層121和第二材料層123可以被形成為具有相同或不同的厚度。
[0031]第一材料層121可以由相對于第二材料層123具有高刻蝕選擇性的材料形成。例如，第一材料層121可以由諸如氧化物層的絕緣層形成，第二材料層123可以由諸如氮化物層的犧牲層形成。可替選地，第一材料層121可以由諸如氧化物層的絕緣層形成，第二材料層123可以由諸如多晶硅層的導電材料形成。可替選地，第一材料層121可以由未摻雜的多晶硅層形成，第二材料層123可以由摻雜多晶硅層形成。
[0032]參見圖3B，第一材料層121和第二材料層123被刻蝕，且形成穿通第一材料層121和第二材料層123的孔125。然后，沿著每個孔125的側壁形成電荷存儲層131。電荷存儲層131可以由氮化物層形成。
[0033]參見圖3C，可以在電荷存儲層131的表面上形成隧道絕緣層133。隧道絕緣層133可以由熱氧化物層、自由基氧化物層、干氧化物層和濕氧化物層中的至少一種形成。
[0034]參見圖3D，溝道層135可以形成在隧道絕緣層133的表面上。溝道層135可以被形成為包括形成在隧道絕緣層133的表面上的第一溝道層135a和形成在第一溝道層135a的表面上的第二溝道層135b。
[0035]形成第一溝道層135a和第二溝道層135b的第一方法可以如下:
[0036]第一溝道層135a和第二溝道層135b可以通過如下過程形成:在使用化學氣相沉積(CVD)方法將SiGe層形成在隧道絕緣層133的表面上之后，執行熱處理工藝。更具體來說，在形成隧道絕緣層133之后，使用CVD方法在隧道絕緣層133的表面上形成SiGe層，在所述CVD方法中GeH4和SiH4被用作源氣體。然后，當執行熱處理工藝時，SiGe層的表面部分上的Si與隧道絕緣層133的O結合且形成S12層。由此，SiGe層的表面部分，即SiGe層的設置在S12層之下的表面部分具有相對增加的Ge濃度，且可以變為富Ge層。由SiGe層中的Ge濃度大于Si濃度的富Ge層形成的部分被定義為第一溝道層135a，而Ge濃度相對較小的部分被定義為第二溝道層135b。
[0037]形成第一溝道層135a和第二溝道層135b的第二方法可以如下:
[0038]在使用CVD方法將SiGe層沉積在隧道絕緣層133的表面上之后，通過執行氧化工藝來形成第一溝道層135a。更具體來說，在形成隧道絕緣層133之后，可以使用CVD方法將SiGe層在隧道絕緣層133的表面上形