用于制備高k介質層的方法

用于制備高k介質層的方法
【技術領域】
[0001] 本發明設及半導體制造領域，更具體地說，本發明設及一種用于制備高k(高介電 常數）介質層的方法。
【背景技術】
[0002] 隨著超大規模集成電路（VLSI)和特大規模集成電路扣LSI)的飛速發展，MOS器件 的尺寸不斷地減小。為增加器件的反應速度、提高驅動電流與存儲電容的容量，器件中柵氧 化層的厚度不斷地降低。然而，隨之而來的兩個問題成為了阻礙集成電路進一步發展的重 要因素：漏電和擊穿。當柵氧化層的厚度低于20A，由于量子隧道效應，載流子能流過該個 超薄柵介質，并且載流子隧穿幾率隨著氧化層的厚度的減少按指數規律上升。當集成電路 中MOS陽T工作時，電荷流過器件導致在柵介質層和Si02/Si界面產生缺陷，當臨界缺陷密 度達到時，柵介質層發生擊穿，導致器件失效。當技術節點到45納米W下，傳統的SiON柵 介質已經不能滿足器件的漏電和擊穿要求，不僅由于漏電過大導致器件無法正常工作，而 且經時擊穿（TDDB)不能滿足可靠性要求。
[0003] 由驅動電流和柵電容的公式可知，柵電容越大，驅動電流越大；而柵極介質層介電 常數越大，柵電容越大。
[0004] Id~y/Lg*C"(VDD-VTH)2
[0005] C〇x= kA/d
[0006] 其中Id為驅動電流，y為載流子遷移率，Lg為柵極長度，C。為柵電容，Vdd為工作 電壓，V?為闊值電壓，k為柵極介質層介電常數，A為器件面積，d為柵極介質層厚度。
[0007] 因此，需要一種替代的柵極介質層材料，不但要有夠厚的實際厚度來降低漏電流 密度和加強經時擊穿（TDDB)可靠性要求，而且能提供高的柵極電容來增加驅動電流。為了 達到上述目的，替代的柵極介質層材料所具有的介電常數需要高于傳統的氮氧化娃（SiON) 的介電常數。因此在45納米技術節點W下，迫切需要采用新型的高k柵介質如Hf基、Zr或 A1的氧化物來取代SiON。
[000引由于高k柵介質材料主要W金屬氧化物為主，在制備過程中必定有氧的存在，而 氧與娃的反應會在高k介質層與娃襯底之間形成二氧化娃或娃化物的界面氧化層，由于該 氧化層的存在使得氧化物等效厚度巧0T)的縮小變得困難。為了抑制該氧化層的生成，需 要在高k介質層沉積之前生長一層高品質的超薄Si02或SiON層。
[0009] 高k柵介質常用的制備流程為；首先進行前清洗；隨后執行超薄Si02或SiON層生 長；此后進行高k介質層沉積；隨后執行高k介質層后退火處理（PostAnneal)，其中將馬、 馬0、NO、〇2或其混合氣作為退火氣體。
[0010] 但是，現有技術的高k柵介質的制備方法中，高k介質層和高k界面層中的金屬離 子濃度偏高，而且高k界面層中存在缺陷。

【發明內容】

[0011] 本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠降低 高k界面層中的金屬離子濃度偏高并且消除高k界面層中存在缺陷的用于制備高k介質層 的方法。
[0012] 為了實現上述技術目的，根據本發明，提供了一種用于制備高k介質層的方法，包 括；第一步驟，用于對半導體娃襯底進行前清洗；第二步驟，用于執行Si〇2或SiON層生長； 第S步驟，用于沉積高k介質層；第四步驟，用于對高k介質層進行退火處理，其中將化、HC1 和馬的混合氣作為退火氣體。
[0013] 優選地，所述高k介質層為高k柵極介質層。
[0014] 優選地，工藝溫度為600°C，馬流量為20Slm，〇2流量為5Slm，肥1流量為0.ISlm， 工藝時間為0. 5min。
[0015] 優選地，第S步驟沉積的高k介質層的厚度介于20A至60A,之間。
[0016] 優選地，第S步驟沉積的高k介質層的厚度為40A。
[0017] 優選地，高k介質層為Hf〇2層、ZrO2層或A12〇3層；
[0018] 優選地，第二步驟生長的Si〇2或SiON層的厚度介于5A至15A之間。
[0019] 優選地，第二步驟生長的Si〇2或SiON層的厚度為8A。
[0020] 優選地，在第一步驟中，使用酸槽對半導體娃襯底進行高k前清洗。
[0021] 優選地，所述半導體娃襯底包括N/P阱結構和淺溝槽隔離STI結構。
[0022] 本發明在高k介質層后退火處理中引入肥1來降低高k界面層中的金屬離子（化+ 和K+等金屬離子）濃度和修復高k介質層中的缺陷，并且同時還能降低高k界面層中Si/ Si化界面的界面態。而且，Cl離子能夠與高k界面層中化/K離子反應并W氣態形式揮發， 達到降低化/K離子濃度的效果；C1離子能夠消除界面層中Si/Si化界面處的懸掛鍵，達到 降低Si/Si〇2界面態的效果。
【附圖說明】
[0023] 結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解 并且更容易地理解其伴隨的優點和特征，其中：
[0024] 圖1示意性地示出了根據本發明優選實施例的用于制備高k介質層的方法的流程 圖。
[0025] 需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可 能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
【具體實施方式】
[0026] 為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內 容進行詳細描述。
[0027] 圖1示意性地示出了根據本發明優選實施例的用于制備高k介質層的方法的流程 圖。例如，所述高k介質層為高k柵極介質層。
[002引如圖1所示，根據本發明優選實施例的用于制備高k介質層的方法包括：
[0029] 第一步驟Sl，用于對半導體娃襯底進行前清洗；優選地，對半導體娃襯底使用酸 槽進行高k前清洗；例如，所述半導體娃襯底包括N/P阱結構和淺溝槽隔離STI結構，由此 可W后續進行高k柵極介質層的形成；
[0030]第二步驟S2,用于執行超薄Si〇2或SiON層生長；優選地，SiO2或SiON層的厚度 介于5A至15A之間；進一步優選地，si〇2或siON層的厚度為8A;
[003U具體地，例如，在第二步驟S2中，利用原位水汽生成工藝（in-s;Uusteam generation,ISSG)生長SiON層，其中工藝溫度為900°C，工藝氣體為N2O+H2+N2。
[003引 例如，在第二步驟S2中，利用DPN(DecoupledPlasmaNitridation)工藝生長 SiON層，其中工藝條件為ePRF900W，工藝氣體為馬。
[003引 例如，在第二步驟S2中，利用PNA(PostNitridationAnneal)工藝生長SiON層， 其中工藝溫度為ll00°C，工藝氣體為馬0+馬。
[0034] 第S步驟S3,用于沉積高k介質層；優選地，高k介質層為Hf〇2層、Zr〇2層或A12〇3 層。而且，優選地，高k介質層的厚度介于20A至60A之間。進一步優選地，高k介質層的 厚度為40A。
[003引第四步驟S4,用于對高k介質層進行退火處理，其中將02、肥1和N2的混合氣作為 退火氣體。優選地，在退火處理中，工藝溫度為600°C，馬流量為20Slm，02流量為5Slm，肥1 流量為0.ISlm，工藝時間為0. 5min。
[0036] 本發明在高k介質層后退火處理中引入肥1來降低高k界面層中的金屬離子（化+ 和K+等金屬離子）濃度和修復高k介質層中的缺陷，并且同時還能降低高k界面層中Si/ Si化界面的界面態值it)。而且，Cl離子能夠與高k界面層中化/K離子反應并W氣態形式 揮發，達到降低化/K離子濃度的效果；C1離子能夠消除界面層中Si/Si化界面處的懸掛鍵， 達到降低Si/Si〇2界面態的效果。
[0037] 此外，需要說明的是，除非特別說明或者指出，否則說明書中的術語"第一"、"第 二"、"第立"等描述僅僅用于區分說明書中的各個組件、元素、步驟等，而不是用于表示各個 組件、元素、步驟之間的邏輯關系或者順序關系等。
[003引可W理解的是，雖然本發明已W較佳實施例披露如上，然而上述實施例并非用W限定本發明。對于任何熟悉本領域的技術人員而言，在不脫離本發明技術方案范圍情況下， 都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等 同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對 W上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍 內。
【主權項】
1. 一種用于制備高k介質層的方法，其特征在于包括： 第一步驟，用于對半導體硅襯底進行前清洗； 第二步驟，用于執行3102或SiON層生長； 第三步驟，用于沉積高k介質層； 第四步驟，用于對高k介質層進行退火處理，其中將02、HC1和隊的混合氣作為退火氣
2. 根據權利要求1所述的用于制備高k介質層的方法，其特征在于，所述高k介質層為 高k柵極介質層。
3. 根據權利要求1或2所述的用于制備高k介質層的方法，其特征在于，在第四步驟的 退火處理中，工藝溫度為400~800°C，N2流量為10~50Slm，0 2流量為1~lOSlm，HC1流 量為0. 02~0. 5Slm，工藝時間為0. 2~5min;優選地，工藝溫度為600°C，N2流量為20Slm， 〇2流量為5Slm，HC1流量為0?lSlm，工藝時間為0? 5min。
4. 根據權利要求1或2所述的用于制備高k介質層的方法，其特征在于，第三步驟沉積 的高k介質層的厚度介于2〇A。至之間。
5. 根據權利要求3所述的用于制備高k介質層的方法，其特征在于，第三步驟沉積的高 k介質層的厚度為40A。
6. 根據權利要求1或2所述的用于制備高k介質層的方法，其特征在于，高k介質層為 Hf02層、ZrO2層或A1 203層。
7. 根據權利要求1或2所述的用于制備高k介質層的方法，其特征在于，第二步驟生長 的3102或51(^層的厚度介于5A.至15A.之間。
8. 根據權利要求1或2所述的用于制備高k介質層的方法，其特征在于，第二步驟生長 的3102或SiON層的厚度為8人。
9. 根據權利要求1或2所述的用于制備高k介質層的方法，其特征在于，在第一步驟 中，使用酸槽對半導體硅襯底進行高k前清洗。
10. 根據權利要求1或2所述的用于制備高k介質層的方法，其特征在于，所述半導體 硅襯底包括N/P阱結構和淺溝槽隔離STI結構。
【專利摘要】本發明提供了一種用于制備高k介質層的方法，包括：第一步驟，用于對半導體硅襯底進行前清洗；第二步驟，用于執行SiO2或SiON層生長；第三步驟，用于沉積高k介質層；第四步驟，用于對高k介質層進行退火處理，其中將O2、HCl和N2的混合氣作為退火氣體。在第四步驟的退火處理中，工藝溫度為400～800℃，N2流量為10～50Slm，O2流量為1～10Slm，HCl流量為0.02～0.5Slm，工藝時間為0.2～5min。
【IPC分類】H01L21-762
【公開號】CN104701240
【申請號】CN201510149025
【發明人】肖天金
【申請人】上海華力微電子有限公司
【公開日】2015年6月10日
【申請日】2015年3月31日