一種芯片疊層結構的制作方法
【技術領域】
[0001]本發明屬于環保技術領域，特別涉及一種芯片疊層結構。
【背景技術】
[0002]傳統的芯片都為單芯片應用，對于存儲器這種大容量的需求，需要占用大量的面積，這種方式的缺點是每個芯片的容量有限，PCB面積利用率低。
【發明內容】
[0003]為了克服上述現有技術的缺點，本發明的目的在于提供一種芯片疊層結構，在更小的面積上可以集成更多的芯片。
[0004]為了實現上述目的，本發明采用的技術方案是:
[0005]一種芯片疊層結構，包括支架1，支架I上設置有PCB底板2，PCB底板2上設置有PCB側板3，PCB側板3與PCB底板2構成芯片腔室，多個芯片層疊于芯片腔室中。
[0006]多個芯片間填充灌封膠。
[0007]層疊的芯片外部鍍有金層。
[0008]芯片間的電連接通過激光刻槽實現。
[0009]與現有技術相比，本發明可以有效提高封裝體功能，雙面組裝使元器件組裝量提高了 5-8倍，使多片存儲器能立體封裝，極大提高系統集成度，利于產品的小型化，成本小。
【附圖說明】
[0010]圖1是本發明結構示意圖。
【具體實施方式】
[0011]下面結合附圖和實施例詳細說明本發明的實施方式。
[0012]如圖1所示，一種芯片疊層結構，包括支架1，支架I上設置有PCB底板2，PCB底板2上設置有PCB側板3，PCB側板3與PCB底板2構成芯片腔室，芯片A、B、C、D、E、F、G層疊于芯片腔室中，芯片間填充灌封膠，芯片外部鍍有金層，芯片間的電連接通過激光刻槽實現。
[0013]本發明利用芯片疊層，灌封后外部鍍金，然后使用激光刻槽來實現電連接，底部使用支座來保證結構的可靠性。尤其適用于管腳在兩側的傳統工藝SOP封裝芯片，其地址選擇需要總線來確認，多個芯片疊層后使用灌封膠，然后外部鍍金，在激光刻蝕通路。
【主權項】
1.一種芯片疊層結構，其特征在于，包括支架(I )，支架(I)上設置有PCB底板(2)，PCB底板(2)上設置有PCB側板(3)，PCB側板(3)與PCB底板(2)構成芯片腔室，多個芯片層疊于芯片腔室中。
2.根據權利要求1所述的芯片疊層結構，其特征在于，多個芯片間填充灌封膠。
3.根據權利要求1所述的芯片疊層結構，其特征在于，層疊的芯片外部鍍有金層。
【專利摘要】一種芯片疊層結構，包括支架，支架上設置有PCB底板，PCB底板上設置有PCB側板，PCB側板與PCB底板構成芯片腔室，多個芯片層疊于芯片腔室中，本發明可以有效提高封裝體功能，雙面組裝使元器件組裝量提高了5-8倍，使多片存儲器能立體封裝,極大提高系統集成度,利于產品的小型化，成本小。
【IPC分類】H01L25-065, H01L23-31
【公開號】CN104681545
【申請號】CN201310632728
【發明人】劉寶華
【申請人】西安通瑞新材料開發有限公司
【公開日】2015年6月3日
【申請日】2013年11月28日