一種電感值可調的片上集成單端電感的制作方法
【技術領域】
[0001 ] 本發明涉及一種片上集成電感，尤其涉及一種電感值可調的片上集成單端電感。
【背景技術】
[0002]片上集成電感作為射頻集成電路的重要組成部分，被廣泛應用于匹配網絡、壓控振蕩器及無源濾波器等電路；片上集成電感不僅占據著芯片的大部分面積，而且嚴重影響著整個系統的性能。如果射頻集成電路在流片后，能通過重新構置片上集成電感的結構來調整電感值，從而調整、優化電路性能，無疑是一個極佳的手段。
[0003]現有的可重構片上集成電感主要有幾種結構:比如采用了微機電系統(MEMS)技術來設計片上可重構電感，該類電感可以實現高品質因數和高自諧振頻率，但是其可調范圍非常小，且在流片后需額外的處理，從而影響其應用；基于平面螺旋線和鐵磁體芯的可重構磁射頻電感，雖然具有高可調范圍，但是其品質因數和直流功耗是兩大突出的尚待解決的問題。
[0004]本發明旨在克服片上可重構單端電感的各種缺陷，采用一種新型的結構設計可重構片上電感，在實現電感值寬可調范圍的同時，確保電感的品質因數。
【發明內容】
[0005](一 )要解決的技術問題
[0006]本發明提出一種新型的基于多層共面波導的電可調的片上集成電感，通過改變片上CMOS開關的控制電壓來改變電感的電感值，其能夠提高電感值的可調范圍和品質因數。
[0007]( 二)技術方案
[0008]在說明書及權利要求當中使用了某些詞匯來指稱特定組件。所屬領域的技術人員應可理解，制造商可能會用不同的名詞來稱呼同一個組件。本說明書并不以名稱的差異作為區分組件的方案，而是以組件在功能上的差異作為區分的準則。在通篇說明書及后續的請求項當中所提及的“包括”和“包含”為一開放式的用語，故應解釋成“包含但不限定于”。
[0009]為實現上述的目的，本發明提供了一種片上集成電感，包括:
[0010]采用基于多層共面波導的電感，其信號線、共面波導接地板的頂層、可配置接地板都處于頂層金屬層上。
[0011]共面波導的接地板采用由從頂層金屬到最底層金屬連接而成的金屬側墻(Metalside wall)，采用過孔(via)結構將接地板的相鄰的上下層金屬電性連接起來。
[0012]可配置的接地板由對稱分布于信號線兩側的頂層金屬條組成。
[0013]應當理解，本發明實施例的可配置平面的接地板的形狀可以采用矩形或鋸齒形等形狀，電感的形狀或樣式并不限制于此。
[0014]可配置的接地板由片上CMOS開關連接，通過改變片上CMOS開關的控制電壓，實現開關的打開或閉合，從而實現可配置接地板連接到共面波導接地板或從共面波導接地板斷開。
[0015]圖1中的每四個片上CMOS開關連接并控制相對于信號線對稱分布的各對可配置接地板的金屬條，所述的每四個片上CMOS開關的連接到一個直流電壓焊墊(pad)上，通過控制連接到焊墊的外部直流電壓，控制所述CMOS開關的打開或閉合；該實施例在信號線的兩側對稱分布共八條可配置接地板的金屬條，共四個所述的直流電壓焊墊。
[0016]以上所述為本發明專利的較佳實施例而已，本發明專利不應該局限于該實施例和附圖所公開的內容，比如CMOS開關與可配置接地板金屬條的數目；CM0S開關的結構及參數。凡是在不脫離本發明的精神和范圍內，完成的些許的更動與潤飾，都落入本發明專利保護的范圍，因此本發明的保護范圍當以權利要求所界定的為準。本說明書中未作詳細描述的內容屬于本領域專業技術人員公知的現有技術。
[0017](三)有益效果
[0018]本發明提供一種包含片上CMOS開關的基于多層共面波導的片上集成電感，通過改變片上CMOS開關的控制電壓來改變電感的電感值，提高電感值的可調范圍。
【附圖說明】
[0019]圖1為本發明實施例集成電感金屬層示意圖。
圖2為本發明實施例包含CMOS開關的集成電感的俯視圖。
圖3為本發明實施例包含CMOS開關的集成電感的示意圖。
【具體實施方式】
[0020]結合以下實施例和附圖，對本發明作進一步的說明，本發明的保護內容不局限于以下實施例。在不背離發明構思的精神和范圍下，本領域技術人員能夠想到的變化和優點都被包括在本發明中，并且以所附權利要求書為保護范圍。
[0021]如圖1所示，本實施例的片上集成電感，由上至下分別為九層金屬結構，圖1中的9對應金屬層九，8對應金屬層八，7對應金屬層七，6對應金屬層六，5對應金屬層五，4對應金屬層四，3對應金屬層三，28對應金屬層二，I對應金屬層一；金屬層九為頂層金屬層。相鄰兩層金屬層的過孔，由上至下共有8層過孔，圖1中的h對應金屬層九與金屬層八之間的過孔，g對應金屬層八與金屬層七之間的過孔，f對應金屬層七與金屬層六之間的過孔，e對應金屬層六與金屬層五之間的過孔，d對應金屬層五與金屬層四之間的過孔，c對應金屬層四與金屬層三之間的過孔，b對應金屬層三與金屬層二之間的過孔，a對應金屬層二與金屬層一之間的過孔；各金屬層及過孔的厚度依據不同的CMOS工藝而不同；本發明專利不應該局限于該實施例和附圖所示的金屬層的層數、各層厚金屬層度、過孔的層數與各層過孔的厚度。
[0022]如圖2所示，本實施例的25和35為九層共面波導接地板，由頂層金屬到最底層金屬通過層與層之間的過孔連接起來，再連接到接地焊墊，圖2中的10、12、48、50為所述的接地焊墊。頂層金屬條13、46與25相連，頂層金屬條14、47與35相連。
[0023]如圖2所示，信號線30由最頂層金屬構成的傳輸線，所述信號線的兩端分別接到兩個信號焊墊11與49，在信號線30的左右兩側對稱分布八條頂層金屬條26、27、28、29、31、32、33與34，這八條金屬條組成可配置接地板。
[0024]金屬條29與金屬條31距離信號線30的距離相等，金屬條29通過兩端的CMOS開關18和41與接地板連接，金屬條31通過兩端的CMOS開關19和42與接地板連接，CMOS開關18、41、19與42的柵極連接在一起，并連接到圖2所示的焊墊36，通過改變加在焊墊36上的直流電壓，改變CMOS開關18、41、19與42的開關狀態，從而改變金屬條29、金屬條31與接地板的連接狀態。
[0025]如圖2所示，金屬條28和金屬條32距離信號線的距離相等，金屬條28通過兩端的CMOS開關17、40與接地板連接，金屬條32通過兩端的CMOS開關20、43與接地板連接，CMOS開關17、40、20與43的柵極連接在一起，并連接到圖2所示的焊墊23，通過改變加在焊墊23上的直流電壓，改變CMOS開關17、40、20與43的開關狀態，從而改變金屬條28、金屬條32與接地板的連接狀態。
[0026]如圖2所示，金屬條27與金屬條33距離信號線的距離相等，金屬條27通過兩端的CMOS開關16、39與接地板連接，金屬條33通過兩端的CMOS開關21、44與接地板連接，CMOS開關16、39、21與44的柵極連接在一起，并連接到圖2所示的焊墊37，通過改變加在焊墊37上的直流電壓，改變CMOS開關16、39、21與44的開關狀態，從而改變金屬條27、金屬條33與接地板的連接狀態。
[0027]如圖2所示，金屬條26與金屬條34距離信號線的距離相等，金屬條26通過兩端的CMOS開關15、38與接地板連接，金屬條34通過兩端的CMOS開關22和45與接地板連接，CMOS開關15、38、22與45的柵極連接在一起，并連接到圖2所示的焊墊24。通過改變加在焊墊24上的直流電壓，改變CMOS開關15、38、22與45的開關狀態，從而改變金屬條26、金屬條34與接地板的連接狀態。
[0028]圖3中每一個MOS管的符號代表一個CMOS開關，本發明專利不應該局限于該實施例的CMOS開關的結構，應包括各種CMOS開關電路。圖中CMOS開關跟直流焊墊之間的連線僅作為一個示意，本發明專利不應該局限于該實施例的連線的連接方式、具體金屬層。
【主權項】
1.一種電感值可調的片上集成電感，其特征在于，包括兩塊由頂層金屬至底層金屬通過過孔連接組成的接地板、一條位于頂層金屬層的信號線、對稱分布于信號線兩側的多條頂層金屬條，所述的對稱分布于信號線兩側的金屬條，通過多個CMOS開關連接到所述的接地板。
2.根據權利要求1所述的電感值可調的片上集成電感，其特征在于，所述的信號線為一條位于頂層金屬層的傳輸線。
3.根據權利要求1所述的電感值可調的片上集成電感，其特征在于，所述的兩塊由頂層金屬至底層金屬通過過孔連接組成接地板對稱分布于權利要求1和2所述的信號線兩側。
4.根據權利要求1所述的對稱分布于信號線兩側的多條頂層金屬條，其特征在于，這些金屬條位于根據權利要求1、2所述的信號線與根據權利要求1、3所述的接地板之間。
5.根據權利要求1所述的電感值可調的片上集成電感，其特征在于，所述的每個CMOS開關的連接到直流電壓焊墊，通過改變加載在直流電壓焊墊上的直流電壓，可改變加載在CMOS開關上的電壓，從而改變CMOS開關的開關狀態并改變根據權利要求1所述的頂層金屬條與接地板的連通狀態。
【專利摘要】本發明屬于微電子技術領域，公開了一種電感值可調的片上集成單端電感，包括兩塊由頂層金屬至底層金屬通過過孔連接組成的接地板、一條位于頂層金屬層的信號線、對稱分布于信號線兩側的多條頂層金屬條，所述的對稱分布于信號線兩側的金屬條通過多個CMOS開關連接到所述的接地板，與所述信號線等距的兩條頂層金屬條通過四個CMOS開關的柵極連接在一起并連接到一個直流焊墊，通過改變加載在所述直流焊墊上的直流電壓改變所述的四個CMOS開關的柵極電壓，從而改變頂層金屬條和接地板的連接狀態。本發明通過上述結構，改變頂層金屬條與接地板的連接狀態，從而改變信號線與接地板的距離，從而改變電感值。
【IPC分類】H01L23-522, H01F17-00
【公開號】CN104637920
【申請號】CN201510025533
【發明人】劉桂, 潘躍曉
【申請人】溫州大學
【公開日】2015年5月20日
【申請日】2015年1月15日