氫損壞的鐵電薄膜的惰性氣體恢復性退火的制作方法

專利名稱：氫損壞的鐵電薄膜的惰性氣體恢復性退火的制作方法
技術領域：
，已經報導了好幾種在鐵電氧化物材料中抑制或者抵消因氫引起的電子性能降低的方法。在高溫(800℃)下進行大約一個小時的氧退火處理實際上可以完全恢復由于氫處理引起的鐵電物質性能的降低。但高溫氧退火本身也可能在硅晶體結構中引起缺陷，并且，它可能抵消前面任意一個成形-氣體退火處理在互補金屬氧化物半導體特性上的正面影響。特殊的金屬化層和阻礙擴散層已經試用于減小氫的影響，這種氫的影響產生于高能處理步驟和成形-氣體退火步驟中。典型的金屬化方案涉及到一種在高于400℃的有氧環境中容易氧化的材料的使用。鋁是主要的金屬化材料，其熔點低，并且不能承受450℃以上的溫度。具有阻礙氫擴散層的鐵電材料的密封事實上不是完全有效的，并且它需要復雜的工藝方案，包括沉積和去除阻擋材料。
因此，人們希望找到制造鐵電集成電路的一種方法，這種方法能夠消除由含氫處理步驟造成的電子性能的降低，但同時不在傳統的互補金屬氧化物半導體處理中進行本質上的改變，或者不引入復雜的加工方案，如不引入具有氫擴散阻擋層的鐵電材料的密封工藝。
3.解決方案本發明提供了一種制造集成電路中的鐵電元件的方法，這種方法消除了在鐵電氧化物材料中氫的有害影響，避免了復雜的和昂貴的方案的引入，同時也避開了達不到預期目的的氧退火。通過取消高溫O2恢復性退火步驟和其它復雜的處理步驟，如取消具有擴散阻擋層的鐵電物質的密封步驟(前面所述的用于使氫降低(hydrogen degradation)最小的基本步驟)，本發明的方法能夠使FeRAM制造者繼續使用傳統的富氫等離子體工藝和成形-氣體退火(為了表面狀態處理)，同時又沒有對鐵電元件造成永久性損傷的危險。
本發明的主要特征是進行惰性氣體的恢復性退火處理，以便消除氫降低的影響，從而恢復鐵電元件所需的電子性能和鐵電性能。惰性氣體恢復性退火更適宜用于氫等離子體處理、成形-氣體退火步驟、以及其它在集成電路形成過程中導致還原性條件的高能步驟。
用于惰性氣體恢復性退火的氣體可以是任意相對惰性的氣體，如氮氣和惰性氣體，特別是氬氣和氦氣。純的化學上的惰性氣體或者不起化學反應的氣體的混合物都可以使用。通常用氬氣和氦氣惰性氣體進行恢復性退火。
本發明的另一個特特征是鐵電元件由金屬氧化物組成。金屬氧化物材料可以是ABO3型鈣鈦礦化合物，如PZT(鈦酸鉛鋯)和PLZT(鈦酸鉛鑭鋯)；最好是分層超點陣鐵電材料，如鉭酸鍶鉍(SBT)或者鈮酸鍶鉍鉭(SBTN)。
惰性氣體恢復性退火最好在300℃～1000℃的溫度范圍內進行一分鐘或者更長時間。如果集成電路制造過程包括成形-氣體退火，則成形-氣體退火通常在300℃～1000℃的溫度范圍內進行一分鐘到兩個小時。如果集成電路制造過程包括成形-氣體退火，則惰性氣體退火最好和成形-氣體退火工藝的溫度范圍和時間期限相同。實驗結果已經證明如果成形-氣體退火在400℃～450℃范圍進行大約30分鐘，同時當惰性氣體退火也在400℃～450℃范圍進行大約30分鐘，則鐵電元件的鐵電性能和電子性能幾乎完全恢復。
本發明的方法最好包括三種退火用于形成鐵電材料的鐵電退火；成形-氣體退火；以及在惰性氣體氣氛中的恢復性退火。最好是，三次退火按照上述給定的順序進行。
本發明的許多其它特征、目的和優點將通過下面結合附圖的描述逐漸變得清晰。
附圖的簡要說明

圖1是利用本發明的方法制造的集成電路的一部分的剖面圖，它展示了一個非易失性鐵電存儲器單元，其中，電容器橫向偏離開關；圖2是利用本發明的方法制造的集成電路的一部分的剖面示意圖，它展示了一個堆棧式非易失性鐵電存儲器單元，其中，電容器位于開關上面；圖3是利用本發明的方法制造的集成電路的一部分的橫截面示意圖，它展示了一個鐵電材料晶體管；圖4是按照本發明的最佳實施例制造非易失性鐵電存儲器的方法的流程圖
圖5是一個示例性晶片的頂視圖，在晶片上面示出的是根據本發明制造的薄膜電容器的放大圖；圖6是圖5中沿線6-6線切開的剖面的一部分，示意性地說明根據本發明制造的薄膜電容器元件；圖7是鉭酸鍶鉍薄膜電容器在3伏特電壓下測定的磁滯曲線，圖中，極化強度(μC/cm2)是電場(kv/cm)的函數，三條磁滯曲線分別是在成形-氣體退火前、在430℃進行30分鐘成形-氣體退火后、以及在430℃進行30分鐘N2氣恢復性退火后測定的。
圖8是鉭酸鍶鉍電容器在實用電壓下與之相對應的泄漏電流(A/cm2)的曲線圖，三條曲線分別是在成形-氣體退火前、在430℃進行30分鐘成形-氣體退火后、以及在430℃進行30分鐘N2氣恢復性退火后測定的。
圖9示出了試驗晶體管的漏電流1drain(安培)的常用對數與三種不同容積電壓Vbulk(伏特)對應的柵電壓Vgate(伏特)的函數關系圖，曲線是在成形-氣體處理過程(FGA)后以及在隨后的N2氣恢復性退火處理過程后測定的。
圖10示出了試驗晶體管的漏電流1drain(安培)與三種不同容積電壓Vbulk(伏特)對應的柵電壓Vgate(伏特)的函數關系圖，曲線是在成形-氣體工藝(FGA)后以及在隨后的N2氣恢復性退火工藝后測定的。
最佳實施例的詳細說明1.概述應該理解圖1-3、5-6所示的鐵電材料集成電路器件不是指實際的集成電路器件中任意特殊部分的實際平面圖和剖面圖，這些層是不規則的，并且厚度可以有不同的比例。實際元件中的這些不同的層是彎曲的并且具有重疊邊緣。這些圖只是理想化示意圖，它們可以比別的可能的方式更清楚、更全面地描述本發明的方法。此外，這些圖僅僅表示采用本發明的方法制造的無數種鐵電器件中的一種。圖1描述了一種具有開關的鐵電存儲器，這個開關采用與鐵電電容器電接觸的場效應晶體管的形式。圖2描述了一個具有堆棧式鐵電電容器的鐵電存儲器，電容器通過插頭與開關部件的下部相連接。但仍然希望使用本發明的方法制造一個鐵電材料的場效應晶體管，其中，鐵電部件如圖3所示與開關元件連在一起。這種鐵電材料場效應晶體管在授予McMillan的第5,523,964號美國專利中有所描述。同樣的，其它使用本發明的方法制造的集成電路也可包括其它部件及材料的合成物。
圖1示出了非易失性鐵電存儲器單元部分(100)的一個實施例，它可根據本發明的方法來制造。制造集成電路的一般步驟包括制造金屬氧化物半導體場效應晶體管和在本技術領域公知的鐵電電容器部件，這種鐵電電容器還在許多文獻中有記載，如授予Yoshimori的第5,561,307號美國專利。因此，圖1所示電路的部件將在這里簡單識別一下。
在圖1中，場氧化區104在硅基片102的表面上形成，源區106和漏區108在硅基片102內分別各自形成。柵絕緣層112在硅基片102上的源區106和漏區108之間形成。更進一步地，柵電極110在柵絕緣層112上形成。源區106、漏區108、柵絕緣層112以及柵電極110一起形成一個金屬氧化物半導體場效應晶體管開關113。
由硼摻雜磷硅酸鹽玻璃(BPSG)組成的中間層介電層(ILD)114在基片102和場氧化區104上形成。粘結層116在ILD 114的一部分上形成，然后鐵電薄膜電容器118在粘結層116上形成。例如粘結層116由鈦制成，最好是具有200nm的厚度。
鐵電電容器118最好是在傳統晶片140上形成，晶片140可以由硅、砷化鎵或者其它半導體組成，或者由絕緣體如氧化硅、玻璃或者氧化鎂(MgO)組成。鐵電電容器的底部和頂部電極通常都含有鉑。底部電極最好含有未氧化的惰性金屬如鉑、鈀、銀和金。除了惰性金屬，鐵電存儲器的電極也可以使用鋁、鋁合金、硅鋁、鎳鋁、鎳合金、銅合金以及銅鋁等。粘結層如鈦等增強了電極與電路中臨近的上層或下層之間的粘結。
在圖1中，鐵電電容器118由一個200nm厚的鉑制底部電極120、一個在底部電極120上形成的鐵電薄膜122、以及在鐵電薄膜122上形成的200nm厚的鉑制頂部電極124組成。鐵電薄膜122的組成和結構將在下面進行詳細討論。
第二個中間層介電層(ILD)128在ILD 114上形成，它是由無摻雜硅玻璃(NSG)制成的。磷硅酸鹽玻璃(PSG)薄膜或者BPSG薄膜也可以用于ILD 128。通孔(opening)114A選擇性地穿過ILD 114和ILD 128，使源區106和柵區108露出。形成源電極配線(wiring)130和漏極配線132，使它們填充通孔114A。另外一些通孔128A選擇性地穿過ILD 128，使頂部電極124和底部電極120露出。形成頂部電極配線134和底部電極配線124，使它們填充這些通孔128A。漏極配線132與頂部電極配線134電連接。配線130、132、134和136中的每一個都是由約3000埃厚度的Al-Si形成的。
圖2是剖面圖，示出了非易失性鐵電存儲器單元部分(200)的另一個實施例，它可以按照本發明的方法制造。圖2中的存儲器是一個堆棧式非易失性鐵電存儲器單元，其中的電容器位于開關的上面。圖2描述了場氧化物區204、源區206、漏區208和柵區210以及形成的金屬氧化物半導體場效應晶體管開關213。源區206經由230通過配線與金屬化的線路連接層相連接。漏區208經由236通過配線、穿過ILD 214連接到底部電極220上。鐵電薄膜222位于底部電極220之上，同時頂部電極224在薄膜222的上面。在集成電路的布線圖形形成后，層220、222和224形成了被ILD228掩蓋著的電容器218。
圖3是剖面圖，示意性地表示非易失性鐵電晶體管部分(300)，它可以根據本發明所提供的方法制造。源區306和漏區308位于硅半導體基片302內。鐵電薄膜322位于基片302之上。薄膜322的一部分321與源區306相接，并且薄膜322的一部分323與漏區308相接。頂部電極層324與集成電路的其余部分電接觸。
鐵電薄膜122、222、322的合成物(compositions)組成可以從一組適當的鐵電材料中選取，包括(但不限于)ABO3型鈣鈦礦，如鈦酸鹽(例如BaTiO3、SrTiO3、PbTiO3(PT)、(PbLa)(ZrTi)O3(PLZT)、Pb(ZrTi)O3(PZT))或者鈮酸鹽(例如KNbO3)，最好是分層超點陣材料。
1996年5月21日公告的第5,519,234號美國專利公開了分層超點陣化合物如鉭酸鍶鉍(SBT)，在鐵電應用方面，這些材料與前面所提到的最佳材料相比有著更優異的性能，并且有著高的介電常數和低的泄漏電流。1995年7月18日公告的第5,434,102號美國專利和1995年11月21日公告的第5,468,684號美國專利描述了如何把這些材料組合成為實用的集成電路的方法。鐵電分層超點陣材料，象金屬氧化物SrBi2Ta2O9(SBT)和SrBi2(Ta1－xNbx)2O9(SBTN)(其中0≤x≤1)當前正在被開發成為在非易失性存儲器(FeRAM)應用中的電介質電容器。
分層超點陣材料通常可以總結為下列通式(1)Alw1+a1A2w2+a2…Aj3wj+ajS1x1+s1S2x2+s2…Skxk+skB1y1+b1B2y1+b2…Blyl+blQz-q這里A1、A2…Aj代表在鈣鈦礦類結構中A位置的元素，它可以是例如鍶、鈣、鋇、鉍、鉛等元素；S1，S2…Sk代表形成超點陣的元素，通常是鉍，但也可能是如釔、鈧、鑭、銻、鉻、鉈或者其它+3價的元素；B1，B2…Bl表示在鈣鈦礦類結構中B位置的元素，它可以是如鉭、鈦、鉿、鎢、鈮、鋯或者其它元素；以及Q代表一個陰離子，它通常是氧，但也可是其它元素如氟、氯，或者是這些元素的混合，如氟氧化物、氯氧化物等。通式(1)中的上標表示各個元素的化合價。例如，如果Q是氧元素O，則q是2。下標指出了在1摩爾化合物中該物質的摩爾數，或者按單元說的話，平均在一個單位的單元中元素的原子數。下標可以是整數也可以是小數。也就是說，通式(1)包括了一個單元中所有的晶體材料是多種多樣的情況，如在SrBi2(Ta0.75N0.25)2O9中，平均來說，B位置的75％被鉭原子占據，25％被鈮原子占據。如果在化合物中只有一個A位置元素，則它就被表示為A1部分，而w2…wj都等于零。如果在化合物中只有一個B位置元素，則它就被表示為B1部分，而y2…y1都等于零，而且對于超點陣形成元素來說，情況也是同樣的。雖然由于本發明適用的一種情況就是每個位置和超點陣形成元素包含有多個元素，通式(1)被寫成了更通用的形式，但通常情況是有一個A位置元素，一個超點陣形成元素及一個或兩個B位置元素。Z的值可以從等式(2)中得出(2)(a1w1＋a2w2…＋ajwj)＋(s1*1＋s2*2…＋sk*k)＋(b1y1＋b2y2…＋blyl)＝qz通式(1)包括在1996年5月21日公告的第5,519,234號美國專利中討論的所有3種Smolenskii型化合物。分層超點陣材料不包括適合于通式(1)的全部材料，而僅僅是那些能夠自發地形成具有明顯交替層晶體結構的材料。
“化合物”一詞精確地指出了一個均勻物質，其中，同樣的分子都由相同的成分組成，具有相同的結構。術語“材料”可以由不同結構的分子組成。例如分層超點陣材料鈮酸鍶鉍鉭由互相連接地晶格組成，其中，兩類不同的原子鉭和鈮占據晶體結構中的各個B位置。然而，事實上，術語“分層超點陣材料”、“分層超點陣化合物”和“分層超點陣材料化合物”在本說明書中是可以相互替換的，并且它們的意思在上下文中很清楚。
“基片”一詞表示下面的晶片102，集成電路形成于其上，“基片”一詞還表示任意沉積薄膜層的物體，如BPSG層114。在本說明書中，“基片”一詞將表示可以在其上施加想要的層的物體；例如，當我們討論底部電極如120時，則基片包括層116和層114，在其上形成電極120。
這里所用的術語“薄膜”與集成電路技術中所用的術語“薄膜”一樣。通常它表示一個厚度小于1微米的膜層。在本說明書中，所有實例中的薄膜是指厚度小于0.5微米的膜層。鐵電薄膜122最好是20nm～300nm厚，更理想的是120nm～250nm厚。集成電路中的這些薄膜不應該與宏觀電容器技術中的分層電容器相混淆，宏觀電容器技術中的分層電容器是通過完全不同的工藝形成的，與集成電路技術是不同的。
術語“化學計量的”在這里可以用于一種材料的固體薄膜如分層超點陣材料，也可用于形成一種材料的前體。當它用于固體薄膜時，它是指一個通式，該通式表示在最終的實際薄膜中各元素的實際相關量。當用于前體時，它表示在前體中金屬的摩爾比例。雖然在實際例子中室溫時晶體中總存在一些缺陷，但一個“平衡的”化學計量式是這樣一個化學計量式，其中每個元素都剛好能夠形成材料的完整晶體結構，并且晶體點陣中的所有位置都被占據。例如，SrBi2(TaNb)O9和SrBi2(Ta1.44Nb0.56)O9都是平衡的。相反，鈮酸鍶鉍鉭的前體(其中的鍶、鉍、鉭、鈮的摩爾比例分別是1、2.18、1.44和0.56)，被表示為非平衡的“化學計量式”SrBi2.18(Ta1.44Nb0.56)O9，因為它的鉍超過了形成一個完整晶體材料所需的含量。在本說明書中，金屬性元素的“過”量意味著它的量已大大超過了為鍵合其它金屬形成理想材料所需要的量，這里，理想材料是指所有原子位置都被占據，并且沒有任何多余的原子。然而，正如本技術領域所公知的那樣，氧化鉍是高度不穩定的，并且根據本發明制造電子元件時使用大量的熱，依照本發明方法制造的固體鐵電層122、222、322中的鉍的摩爾比例通常都小于前體化學計量式中的量。然而，依照本發明的方法制造的固體鐵電層122、222、322中的鍶、鉭、鈮的摩爾比例卻非常接近或者相等于前體化學計量式中所給的量。見授予Watanabe等人的第5,434,102號美國專利。
從本技術領域中還知道，由具有含量超過化學計量式中的量的超點陣組成元素或者B位置元素的前體制造的分層超點陣材料，與由金屬量保持相應化學計量比的前體制成的分層超點陣材料相比，前者具有更強的抵抗氫降低的能力。例如，在前體中至少一種金屬(如鉍、鈮)的量超過或者高于平衡化學計量式中的量時，就會抑制氫降低。
圖4是流程圖，表示程序410中的制造步驟，程序410包括本發明的制造鐵電存儲器的方法。在步驟412中，提供一個半導體基片，在其上進行步驟414而形成開關。開關通常是一個金屬氧化物半導體場效應晶體管。在步驟416中，形成一個絕緣層分開開關部件與即將形成的鐵電材料部件。在步驟418中，制作底部電極。電極最好是由鉑制成，并且是通過濺射沉積形成一個大約200nm厚的層。在最佳方法中，大約20nm厚的由鈦或者氮化鈦制成的粘結層將在沉積電極前形成。在步驟422中，鐵電薄膜被加到底部電極上。在理想方法中，鐵電薄膜包含分層超點陣材料。MOCVD(金屬氧化物氣相沉積)方法是形成這層薄膜的理想方法。還可以用液相沉積技術來涂敷鐵電薄膜，如旋涂或者在第5,456,945號美國專利中所描述的噴霧沉積方法。在步驟420中，制備分層超點陣材料的化學前體，這種分層超點陣材料是形成鐵電薄膜所需的。通常，前體溶液是由含有化學前體化合物的商用溶液制備的。最佳實施例使用的前體溶液中的鍶、鉍、鉭的相關摩爾比例接近于化學計量式SrBi2Ta2O9的摩爾比例。另一個可供選擇的最佳實施例使用的前體溶液中的鍶、鉍、鉭、鈮的相關摩爾比例接近于化學計量式SrBi2(Ta1-xNbx)2O9的摩爾比例，其中，x約為0.5。在步驟420中最好對供給的商用溶液的不同前體的濃度加以調制，使之適應特殊的制造條件和操作條件。例如，制造分層超點陣薄膜的商用溶液中的各元素的化學計量可能是SrBi2.18(Ta1.44Nb0.56)O9。它可能是合適的，然而，在這種溶液中添加額外的鈮或鉍將會產生額外的氧化物，這種氧化物將會保護鐵電化合物，使其在氫退火時避免性能降低。涂敷步驟422后面最好接處理步驟424，在液相沉積的情況下，步驟424最好包括一個干燥的步驟，在高溫下進行結晶的子步驟，例如快速熱處理(RTP)，也可以包括在步驟422之中或之后進行的紫外線輻射處理。例如，在典型的旋涂過程中，可能涂敷前體的涂層并且烘干。涂敷和處理步驟422和424可以重復幾次。在步驟426中，處理過的薄膜接著在氧氣中退火，以形成鐵電薄膜。在步驟422-426之后，在步驟428中，形成頂部電極。步驟428和其它步驟一般包括高能材料沉積和制作布線圖形的子步驟，如靶濺射、離子蝕刻或反應離子侵蝕法(RIE)蝕刻以及拋光(ashing)等。
一般在步驟430形成完整的電路，步驟430可以包括許多分步驟，如ILD的沉積、制作布線圖形、蝕刻(milling)、以及淀積配線層。
在步驟432中，選擇工件進行氫退火的溫度和時間，以便很好地消除由于氧熱處理和其它高能處理步驟而在硅基片上產生的缺陷。氫氣退火最好在環境條件下，與成形-氣體退火一起進行，成形-氣體采用氫氣混合物(含1-5％H2氣的N2氣)，因為這與其它方法相比較更簡單易行。成形-氣體退火最好在400-450℃的溫度下進行大約30分鐘。
在步驟434中，進行本發明中的惰性氣體退火，以便恢復鐵電材料部件的電子性能，部件的電子性能降低是由于氫退火處理和其它處理步驟導致氫化或者還原而引起的。在300℃～1000℃進行1分鐘到兩個小時的惰性氣體恢復性退火有效地抑制了鐵電部件由于還原而引起的電子性能的降低。惰性氣體退火的有利影響一般隨著退火溫度的升高而增加，隨著退火時間的延長而增加。集成電路的惰性氣體恢復性退火最好是在不起化學反應的氣氛下進行，其溫度最好與成形-氣體退火的溫度相近，并且與成形-氣體退火的處理時間也接近。因此，在工藝過程410的惰性氣退火步驟434中，集成電路部分被置于惰性氣體氣氛中，在400℃—450℃溫度范圍內大約處理30分鐘。
在集成電路制造領域，氮氣一般被認為是不反應的或者是惰性的。惰性氣體氣氛可以是純氮或者其它惰性氣體，如稀有氣體氬等，或者是惰性氣體的混合物。
本發明中的惰性氣體恢復性退火在保護金屬氧化物鐵電材料的電子性能方面是有效的，這種金屬氧化物鐵電材料包括ABO3型鈣鈦礦和分層超點陣材料。特別是，在實驗中已經證明，惰性氣體恢復性退火處理在恢復分層超點陣化合物的所需的鐵電性能方面是有效的，這種分層超點陣化合物是由與普通化學計量式SrBi2Ta2O9成分相近的前體溶液制成。
圖5是放大的頂視圖，示意性的表示一個晶片，在圖中薄膜電容器596，598和600根據本發明而制作在基片500上。圖6是圖5中沿線6-6剖視的一部分(601)，此圖示出了根據本發明制造的一個薄膜電容器元件(600)。二氧化硅層604形成于硅晶體基片602上。鈦粘結層616形成于二氧化硅層604之上。然后，由鉑制成的底部電極620濺射沉積于粘結層616之上。層622是一個鐵電薄膜，層624表示一個由鉑制成的頂部電極。
例1研究鉭酸鍶鉍電容器在430℃時進行30分鐘成形-氣體退火前后的電性能。然后，用氮氣在430℃時對電容器進行30分鐘的惰性氣體恢復性退火處理，并且再次測試電性能。
電容器是由Kojundo化學公司的商用鉭酸鍶鉍(SBT)前體溶液制造的。溶液中的化學前體的量對應于化學計量式SrBi2Ta2O9。0.2mol/l的前體溶液含有2-乙基己酸鉍、2-乙基己酸鍶、以及2-乙基己酸鉭。鐵電電容器包含由前體溶液制造的分層超點陣化合物，其制造方法通常采用授予Watanabe的第5,434,102號美國專利所描述的方法。
一組P型100硅晶片基片602通過氧化形成二氧化硅層604。厚度在10～20nm范圍的鈦粘結層616濺射在基片之上，然后厚度在100-300nm之間的底部電極620濺射沉積在粘結層616之上。它們在氧氣中退火30分鐘，并且在低真空條件下以180℃脫水30分鐘。在沉積前，用n-丁基醋酸鹽將濃度為0.2M的SBT前體溶液稀釋成0.12M。在底部電極620上，以1800rpm的速度將0.12M的SBT前體溶液進行旋轉涂敷，并持續30秒，形成旋涂層。然后在160℃的溫度下脫水一分鐘，升高至260℃脫水4分鐘。然后按次序重復旋涂和脫水步驟。利用快速熱退火(RTA 725℃，30秒，100℃/秒)將涂層進行結晶化處理。通過上述步驟形成了一個170nm厚的鐵電薄膜622。在800℃時，在氧氣或氮氣中，對晶片和沉積層進行第一次退火，時間為60分鐘。然后濺射沉積鉑而制作頂部電極層624，其厚度在100-200nm的范圍內。鉑和鉭酸鍶鉍層被蝕刻(milled)，以形成電容器，然后進行拋光，接著在氧氣或氮氣中進行第二次退火，退火溫度為800 ℃、時間為30分鐘。
電容器在氫氣中進行退火之前，測量五個電容器(每個電容器的面積為7854μm2)的電子性能。
然后，電容器在H2-N2(H25％)混合氣體中進行成形-氣體退火(FGA)，其處理條件為溫度430℃、時間30分鐘。
最后，對已進行過FGA處理的電容器樣品進行惰性氣體恢復性退火處理。樣品在流量為51/m的純氮氣中進行退火，其溫度為430℃、時間為30分鐘。在3伏特電壓下，測試了電容器的殘余極化和矯頑磁場，還在0-10伏特之間測量電流強度。
圖7是在3伏特電壓下測量的磁滯曲線，其中極化強度(μC/cm2)被繪制成電場強度(KV/cm)的函數，三條磁滯曲線分別是鉭酸鍶鉍電容器在成形-氣體退火前、在430℃進行30分鐘成形-氣體退火后、以及在430℃進行30分鐘N2氣恢復性退火后進行測量的結果。圖8是鉭酸鍶鉍電容器所加的電壓(V)與該電壓下的泄漏電流(A/cm2)的對應曲線，同樣，三條曲線也是分別在成形-氣體退火前、在430℃進行30分鐘成形-氣體退火后、以及在430℃進行30分鐘N2氣恢復性退火后進行測量的結果。
根據圖7所示的測量結果，在成形-氣體退火之前，試驗樣品在±3V電壓下測出有殘余極化強度2Pr為19.06μC/cm2。在成形-氣體退火后，極化強度降低到10.24μC/cm2。在純氮氣中進行恢復性退火后，極化強度增加到18.11μC/cm2，這是初始值的95％。圖8表示由于成形-氣體退火的緣故，試驗晶體管的泄漏電流增加了大約五倍。然而，在氮氣恢復性退火之后，泄漏電流等于甚至低于初始樣品中的泄漏電流。
例2本例研究了在FGA處理后，進行氮氣恢復性退火處理對于晶體管芯片電子性能的影響。在430℃進行30分鐘成形-氣體退火后，以柵電壓作為變量測量漏極電流。然后在430℃進行了30分鐘的氮氣恢復性退火處理后，同樣測量漏極電流對應于柵電壓的變化。圖9是試驗晶體管在三種不同體電壓Vbulk下漏極電流Idrain的常用對數與柵電壓Vgate的函數關系曲線圖，其中，實線為成形-氣體退火后測量的，虛線為后來的氮氣恢復性退火處理后測量的。圖10是試驗晶體管在三種不同體電壓Vbulk下漏極電流Idrain與柵電壓Vgate的函數關系曲線圖，其中，實線為成形-氣體退火后測量的，虛線為后來的氮氣恢復性退火處理后測量的。圖7和圖8顯示晶體管的電子特性沒有發生變化。
因此，例1和例2的結果顯示惰性氣體恢復性退火處理可以有效地恢復鐵電金屬氧化物薄膜的鐵電性能，同時把對硅基片的表面狀態和CMOS/MOSFET部件的損害降至最低。
本發明中的方法可以單獨使用，也可以與用來抑制或者改變氫降低的有害影響的其它方法、元件和合成物一起使用。盡管本發明想避免對于其它類似方法的需要，但是，本發明中的方法可以與它們一起使用；例如，與氫阻擋(barrier)層一起使用。本發明的方法用來改變氫降低的影響，不管它由什么導致的。集成電路制造的許多環境都可能引起還原條件；甚至晶片的常規處理也會導致氫降低。因此，即使集成電路沒有進行成形-氣體退火，惰性氣體恢復性退火也是有用的。
已經描述過一種方法，在制造鐵電體集成電路時，使其能夠暴露在氫環境中，同時鐵電體元件仍具有優良的電子性能。應該明白，示于圖中并且在說明書內描述的具體實施例只是為了示例性的，而不應該被認為是對所述發明的限制，本發明的范圍將由下面的權利要求來限定。更進一步地說，本領域的技術人員可以對所描述的這些方案作許多修改，而不會脫離本發明的精神。例如既然集成電路中的惰性氣體恢復性退火已經被證明是制造鐵電體存儲器元件的工藝的重要步驟，可以將這個方法與其它工藝組合，使上面描述的方法有所變化。還有，顯然在一些例子中，上面敘述的步驟可以按照不同的順序進行，或者可以用等同的結構和工藝替代上面描述的各種結構和工藝。從而，本發明應包含每個新特征，也包含在上述制造方法、電子元件以及電子元件制造方法中的或具有的各特征的新組合。
權利要求
1.一種制造集成電路的方法(410)，包含集成電路部分(100，200，300，601)的形成步驟，這些集成電路部分(100，200，300，601)具有鐵電體金屬氧化物材料薄膜(122，222，322.622)；其特征在于把所述的集成電路部分(100，200，300，601)置于惰性氣體氣氛中，在300℃～1000℃的溫度范圍內，進行一分鐘或更長時間的惰性氣體恢復性退火處理(434)。
2.按照權利要求1的方法，進一步的特征在于所述的鐵電體金屬氧化物材料包含ABO3型的鐵電鈣鈦礦物質。
3.按照權利要求2的方法，進一步的特征在于所述的鐵電鈣鈦礦物質包含從PZT(鈦酸鉛鋯)和PLZT(鈦酸鉛鑭鋯)中選擇的一種材料。
4.按照權利要求1的方法，進一步的特征在于所述的鐵電體金屬氧化物材料包含鐵電分層超點陣材料。
5.按照權利要求5的方法，進一步的特征在于所述的鐵電分層超點陣材料包含從鉭酸鍶鉍和鈮酸鍶鉍鉭中選擇的一種材料。
6.按照權利要求1的方法，進一步的特征在于所述的惰性氣體氣氛包含從氮氣、氬氣和氦氣中選擇的一種氣體。
7.按照權利要求1的方法，進一步的特征在于所述的惰性氣體氣氛包含一種由幾種惰性氣體組成的混合物。
8.按照權利要求1到7的方法，進一步的特征在于成形-氣體退火處理的步驟(432)在所述的惰性氣體恢復性退火處理434之前進行。
9.按照權利要求8的方法，進一步的特征在于所述的成形-氣體退火處理(432)的溫度在300℃～1000℃的范圍內，持續時間為一分鐘到兩個小時。
10.按照權利要求9的方法，進一步的特征在于所述的惰性氣體恢復性退火處理(434)采用與上述成形-氣體退火處理(432)相同的溫度范圍和持續時間。
11.按照權利要求9的方法，進一步的特征在于所述的成形-氣體退火處理(432)在溫度為400℃～450℃的范圍內進行大約30分鐘，所述的惰性氣體退火處理(434)也在溫度400～450℃的范圍內進行大約30分鐘。
全文摘要
一種集成電路,包含金屬氧化物薄膜(100,200,300,601)。進行恢復性退火以抵消由氫引起的鐵電性能的降低。惰性氣體恢復性退火處理在惰性氣體氮、氬或者其它類似氣體氣氛中進行,其溫度范圍為300℃～1000℃,持續時間從一分鐘到兩個小時。金屬氧化物薄膜包含鈣鈦礦物質如PZT(鈦酸鉛鋯)或者最好是分層超點陣材料象SBT(鉭酸鍶鉍)或SBTN(鈮酸鉭鍶鉍)。如果集成電路制造步驟包括成形－氣體退火步驟432,那么惰性氣體恢復性退火434在成形－氣體退火432之后進行,并且最好與成形－氣體退火處理的溫度范圍和持續時間相同。惰性氣體恢復性退火處理避免了氧恢復性退火,并且它使得傳統的富氫等離子體工藝和成形－氣體退火處理能夠繼續使用,而沒有鐵電薄膜永久性損壞的危險。
文檔編號H01L21/8246GK1326589SQ99813279
公開日2001年12月12日 申請日期1999年10月7日 優先權日1998年11月13日
發明者維克拉姆·喬希, 納拉楊·索拉亞鵬, 瓦爾特·哈特納, 京特·申德勒 申請人:塞姆特里克斯公司, 英菲尼昂科技股份公司