專利名稱：形成沒有凹陷的溝槽隔離的方法
技術領域：
本發明涉及半導體制造，特別涉及沒有凹陷的溝槽隔離。
隨著器件尺寸越來越小，并且器件密度增大，越來越難建立有效且可靠的隔離工藝，以隔離各有源器件。標準LOCOS工藝的局限推動了對新隔離技術的探索和開發，由于其采用完全隱埋的氧化物、沒有鳥嘴、完全平面化、且不會發生場氧化物減薄效應，所以溝槽隔離是一種有前途的候選者。
一般情況下，淺溝槽隔離(此后稱STI)包括利用溝槽掩模，并腐蝕硅襯底，在其中形成溝槽。氮化物層形成于溝槽內。淀積溝槽填充層，以填滿溝槽。對溝槽填充層上進行平面化腐蝕，并去掉溝槽掩模。下面結合
圖1A-1D介紹常規STI法的缺點。
圖1A是示意性顯示溝槽16及溝槽掩模12和14的半導體襯底10的剖面圖。溝槽掩模由氧化物層12和富硅氮化物層14構成，富硅氮化物層中的硅含量大于氮含量。氧化物層12利用熱氧化工藝形成。溝槽掩模利用常規光刻工藝形成。通過各向異性干法腐蝕進行由該掩模暴露的半導體襯底10的腐蝕。
參見圖1B，在溝槽內形成熱氧化物層18，以便去掉腐蝕半導體襯底10的步驟引起的襯底損傷。在熱氧化物層18上形成氮化硅襯里20，以防止溝槽內部氧化，眾所周知，溝槽內的氧化會引起體積膨脹和相應的應力，這進而會增大漏電流，并使器件的刷新特性退化。淀積溝槽填充絕緣層22，完全填充溝槽16，以便隔離兩有源區。溝槽填充層22一般是USG(未摻雜硅酸鹽玻璃)。
參見圖1C，向下平面化溝槽填充層22到氮化物溝槽掩模14。這種平面化可以包括化學機械拋光(CMP)。然后在磷酸中剝離氮化物溝槽掩模14。從圖1D可以看出，氮化物溝槽掩模14的剝離造成了氮化物襯里20上緣處的凹陷(dent)現象24。具體說，在磷酸中的濕法腐蝕過程中，磷酸沿氮化物襯里20向下滲透，造成了凹陷現象24。這是由于富硅的氮化物溝槽掩模14在磷酸中的腐蝕比氮化物襯里20慢，約三分之一。換言之，氮化硅溝槽襯里20的腐蝕速率是富硅氮化物掩模14的三倍。
溝槽襯里20的凹陷造成了隨后柵氧化物層的不均勻。柵多晶硅會留在凹陷部分，引起短路失效。希望氮化物襯里形成得厚，以便改善氧化阻擋層的特性。但溝槽襯里厚度增大，使襯里凹陷現象更嚴重。
因此，極需要一種形成溝槽隔離的方法，不僅能夠抑制溝槽內的氧化，而且能夠抑制氮化物襯里凹陷現象。
為了解決上述問題作出了本發明，因此本發明的目的是提供一種在半導體器件中形成溝槽隔離的方法，能夠抑制溝槽襯里凹陷和溝槽內部氧化。本發明的主要特征是利用含Cl2的干法腐蝕來腐蝕溝槽掩模。該干法腐蝕對于富硅氮化物溝槽掩模和氮化硅溝槽襯里具有基本上相同的腐蝕速率。這里，所用術語“富硅氮化物層”是指其中具有比氮化硅層大的硅含量的氮化硅層。
通過在半導體襯底上形成氧化物層和富硅氮化物層可以實現本發明的上述和其它目的。進行光刻工藝，形成暴露半導體襯底的選擇部分的溝槽掩模。各向異性腐蝕暴露的半導體襯底，在其中形成溝槽。在溝槽內形成熱氧化物層，治療腐蝕半導體襯底期間造成的襯底損傷。在熱氧化物層上形成氮化硅溝槽襯里，防止其氧化。淀積如USG層的溝槽填充層，以完全填充溝槽的其余部分。根據該工藝步驟，可以進行退火，以致密化溝槽填充層。然后利用化學機械拋光技術向下平面化溝槽填充層到氮化物掩模。接下來的工藝步驟是本發明的關鍵。進行干法腐蝕，以去掉氮化物掩模。干法腐蝕含Cl2，并以相同的腐蝕速率腐蝕氮化物掩模和氮化物溝槽襯里。由于該干法腐蝕，可以抑制現有技術中發生的氮化物溝槽襯里凹陷。
結合如下各附圖所屬領域的技術人員可以理解本發明，并清楚本發明的目的圖1A-1D是展示在各選擇制造階段的常規技術半導體襯底的剖面圖；及圖2A-2D是展示在各選擇制造階段的本發明優選實施例的半導體襯底的剖面圖。
下面結合附圖介紹本發明的優選實施例。本發明涉及一種形成嵌埋于半導體襯底中的溝槽隔離以便隔離各有源區的方法。圖2A是示意性展示溝槽106及溝槽掩模102和104的半導體襯底100的剖面圖。溝槽掩模由氧化物層102和氮化物層104構成。氧化物層102利用熱氧化工藝形成為厚約160埃-200埃。該熱氧化物層102可減小由上層氮化物層104造成的作用于半導體襯底100上表面(具體說為有源區)的應力。該氮化物層由富硅氮化硅層構成，其中硅含量大于氮含量，以便減小作用于半導體襯底的有源區的應力。溝槽掩模利用常規光刻工藝形成。在富硅氮化硅層104上旋涂光刻膠層(未示出)，并構圖成要求構形。該構圖的光刻膠層將利用等離子灰化去掉。利用該構圖的光刻膠層，腐蝕氮化物層104和氧化物層102，以形成暴露半導體襯底100的選擇部分的溝槽掩模。利用該掩模，腐蝕暴露的半導體襯底，以形成溝槽106。利用各向異性干法腐蝕進行暴露的半導體襯底100的腐蝕。
參見圖2B，在溝槽內即底部和側壁上形成熱氧化物層108，以便去除腐蝕半導體襯底100步驟造成的襯底損傷。在熱氧化物層108上形成氮化硅溝槽襯里110，用于防止溝槽內部氧化。氮化硅襯里110防止了O2滲透通過隨后的溝槽填充層112達到側壁。為了充分防止氧化，形成厚約60埃或以上的氮化硅層112。眾所周知，溝槽內部的氧化會引起體積膨脹和相應的應力，這進而會增大漏電流，并使器件的刷新操作特性退化。淀積溝槽填充絕緣層112，以完全填充溝槽106。溝槽填充層112包括USG(未摻雜硅酸鹽玻璃)層。
參見圖2C，向下平面化溝槽填充層112和氮化物溝槽襯里110到氮化物溝槽掩模104。這種平面化可以包括化學機械拋光(CMP)技術。這里，可以腐蝕掉氮化物溝槽掩模104的部分厚度。
下一工藝步驟是去掉氮化物溝槽掩模104。不象常規技術的濕法腐蝕那樣，本發明采用干法腐蝕技術，以避免氮化物溝槽襯里110凹陷。干法腐蝕技術彼此沒有腐蝕選擇性地腐蝕氮化物溝槽掩模104和氮化物溝槽襯里110，即，不管硅組分比如何，基本上以相同的腐蝕速率進行腐蝕，因此，可以避免常規濕法腐蝕中發生的凹陷現象。圖2D示意性地展示了溝槽隔離的所得外形。由于這種干法腐蝕，氮化物溝槽襯里104可以形成為厚度超過60埃，從而改善刷新特性。
該干法腐蝕采用氯(Cl2)基氣體化學試劑。為了使半導體襯底的腐蝕損傷最小，以約為3∶1或以上的氮化物溝槽掩模104與氧化物層102的腐蝕速率比進行該干法腐蝕。
本發明提供了利用淺溝槽隔離技術電隔離各有源區的器件隔離區。所得溝槽隔離具有良好的絕緣特性，沒有從相鄰有源區的漏電。
所屬領域的技術人員應認識到，本申請中公開的發明思想具有廣泛的應用。另外，可以按不同的方式改變優選的實施方式。因此，應理解，以下和上述所提供出的改形和改變只是例示性的。這些例子有助于展示本發明思想的范圍，但這些例子并未究盡所公開新思想的所有變化范圍。
權利要求
1.一種形成半導體器件的溝槽隔離的方法，包括以下步驟在半導體襯底上提供氮化物溝槽掩模，以暴露所述半導體襯底的選擇部分；利用所述氮化物溝槽掩模，腐蝕所述暴露的半導體襯底，以在其中形成溝槽；在所述溝槽內形成熱氧化物層；在所述熱氧化物層上和所述氮化物溝槽掩模之上形成氮化物溝槽襯里；在所述溝槽中和所述氮化物溝槽襯里上形成溝槽填充層；平面化所述溝槽填充層和所述氮化物溝槽襯里，并停止在所述氮化物溝槽掩模；及干法腐蝕所述溝槽外的氮化物溝槽掩模，并暴露所述半導體襯底。
2.根據權利要求1的方法，其中所述氮化物溝槽掩模包括富硅氮化硅層，所述氮化物溝槽襯里包括氮化硅層。
3.根據權利要求1的方法，其中所述溝槽填充層包括USG(未摻雜硅酸鹽玻璃)。
4.根據權利要求1的方法，其中所述氮化物溝槽襯里的厚度約為60埃或以上。
5.根據權利要求1的方法，其中所述干法腐蝕利用Cl2氣。
全文摘要
提供一種形成嵌埋于半導體襯底中的溝槽隔離的方法，其中采用干法腐蝕去掉氮化物溝槽掩模，以抑制氮化物溝槽襯里的凹陷現象。干法腐蝕以相同的腐蝕速率腐蝕溝槽掩模和溝槽襯里。
文檔編號H01L21/70GK1239821SQ9910927
公開日1999年12月29日 申請日期1999年6月24日 優先權日1998年6月24日
發明者南信祐, 徐俊, 崔昶源, 洪瑛基 申請人:三星電子株式會社