專利名稱：半導體裝置的布線形成方法及半導體裝置的制作方法
技術領域：
本發明涉及一種半導體裝置的布線形成方法及半導體裝置，該方法用來在連接孔或布線用槽內形成由金屬材料構成的布線，上述連接孔或布線用槽用來連接半導體襯底上形成的布線和半導體襯底。特別是涉及既不導致制造工序的復雜化、又能完全且均勻地將金屬材料埋置于連接孔或布線用槽之中的方法。
背景技術：
迄今，LSI等集成電路中的布線一般是這樣形成的用光刻法及干刻法等對采用濺射法形成的鋁(Al)系合金膜進行加工，形成上述布線。
可是，伴隨半導體集成電路的高度集成化，為了進行布線和半導體襯底之間的連接等而開設的連接孔或布線用槽的直徑變得微細，深寬比越發增大。因此，難以用濺射法在連接孔中形成一定厚度的布線，存在導致分步敷層質量下降、連接孔布線的電阻增大、耐電遷移性劣化等問題。
為了避免這些問題，在半微米以下的LSI中，連接孔內部的垂直布線部分可以采用這樣的方法即，使用鎢(W)，利用CVD法(化學汽相淀積成膜法)形成布線。
可是，在上述現有的使用鎢、利用CVD法形成布線的方法中，由于鎢的電阻大，需要用干刻法或化學機械研磨法(CMP)，并僅在連接孔中保留在襯底全部表面上形成的鎢膜，而將除此以外的部分除去，改為形成鋁系合金布線。因此形成布線的工序變長，存在增加成本的問題。
另一方面，伴隨布線的微細化，最好使用耐電遷移性高的低電阻布線材料，研究了將能滿足這個要求的銅作為布線材料用的成膜方法、以及布線加工法。
可是，由于用一般的濺射法不能在連接孔中均勻地形成銅膜，所以雖然研究了用CVD法形成銅膜，但還存在作為原料的銅的有機金屬化合物的開發、以及CVD裝置的開發等課題。
另外，雖然也研究了銅的電解電鍍法，但在微細的連接孔或布線用槽以外的周邊部分電鍍，會導致開始就將連接孔或布線用槽的入口堵塞，不能在微小的連接孔內形成氣孔，從而存在難以將銅置入的問題。
另外，用干刻法加工銅較難，例如，雖然提出了DUALDER加工法，即在絕緣膜上形成了連接孔和布線用槽后，在全部表面上形成銅膜，然后用化學機械研磨法將多余的銅除去，一并形成有垂直連接部分的布線，但為了應用該方法，也希望開發能可靠地使銅在連接孔或布線用槽等深寬比大的孔或槽中成膜的技術。
因此，本發明就是著眼于上述現在尚未解決的課題而完成的，其目的在于提供一種能進行完全且均勻地向深寬比大的槽或孔中嵌入的有選擇的電鍍方法、采用該方法的半導體裝置的布線形成方法、以及采用該方法的半導體裝置。
發明的公開為了達到上述目的，本發明提供一種半導體裝置的布線形成方法，其特征在于包括下列步驟在半導體襯底上形成的絕緣膜上，形成凹狀的布線用路徑；在至少包括上述布線用路徑的凹部內表面的上述絕緣膜表面上，形成第一導電體層，該層具有使電鍍液中的銅系金屬材料以規定的速度析出所必要的析出過電壓即第一析出過電壓；在上述絕緣膜表面上，以覆蓋除了上述布線用路徑的凹部內表面以外的區域的方式形成第二導電體層，該層具有比上述第一析出過電壓高的第二析出過電壓；然后，至少將上述布線用路徑的凹部內表面浸漬在上述電鍍液中，用比上述第一析出過電壓高、且比上述第二析出過電壓低的析出過電壓，進行電鍍處理，使上述金屬材料析出，并對析出的上述金屬材料進行研磨，形成布線。
即，在半導體襯底上形成的絕緣膜上呈凹狀形成的、包括連接孔或布線用槽等布線用路徑的凹部內表面的區域，利用例如CVD法等形成析出過電壓為第一析出過電壓的第一導電體層，以覆蓋除了布線用路徑以外的絕緣膜表面的方式，利用例如濺射法等形成析出過電壓為第二析出過電壓的第二導電體層。然后至少將布線用路徑的凹部內表面的全部表面浸漬在電鍍液中，用比第一析出過電壓高且比第二析出過電壓低的析出過電壓，進行電鍍處理。該析出過電壓是使電鍍液中的銅系金屬材料以規定的速度析出所必要的電壓，所以在露出第二導電體層的部分，金屬材料不析出，而在露出第一導電體層的部分，電鍍液中的金屬材料和第一導電體層之間發生化學反應，析出金屬材料，進行鍍銅。就是說，只在露出第一導電體層的部分、即只在欲進行電鍍的布線用路徑的凹部內側鍍銅，結果銅呈被嵌入的狀態，所以通過研磨該銅，能獲得由被嵌入布線用路徑中的銅構成的布線。
這里，上述第二導電體層最好采用各向異性大的成膜方法形成。這是為了只在除去應進行電鍍的區域以外的區域、即只在除去布線用路徑以外的區域形成第二導電體層，以便避免在布線用路徑上形成第二導電體層。
另外，上述布線用路徑的深寬比為1以上、5以下，且其寬度最好為1.0微米以下。這是為了例如在用濺射法等形成第二導電體層時，避免在布線用路徑的底部形成第二導電體層。
另外，在適用于呈多層布線結構的半導體裝置的情況下，在包括上述布線用路徑的凹部內表面的上述絕緣膜表面上形成了上述第一導電體層后，也可以在它上面形成上述第二導電體層。因此，在包括布線用路徑的凹部內表面的全體絕緣膜表面上形成了析出過電壓為第一析出過電壓的第一導電體層后，在它上面形成析出過電壓為第二析出過電壓的第二導電體層，然后進行電鍍處理，形成布線。在用多層布線結構進行布線的情況下，雖然在它上面再形成金屬膜進行布線，但在絕緣物上形成布線的情況下，為了謀求提高粘接性、提高耐電遷移性等，通常將導電性薄膜夾在中間。在本發明的情況下，由于在全部半導體襯底表面上形成第一導電體層，所以通過將它作為導電性薄膜使用，能縮短布線形成工序。
另外，最好用化學機械研磨法研磨上述析出的金屬材料，通過這樣處理，能容易且高精度地形成布線。
另外，如果用氮化鈦制作上述第一導電體層，用鈦制作上述第二導電體層，將上述金屬材料作為銅系金屬材料，則在包括連接孔或布線用槽等布線用路徑的凹部內表面的區域上形成氮化鈦膜，為了覆蓋除去布線用路徑以外的絕緣膜表面而形成了鈦膜后，通過將其浸漬在電鍍液中，能形成均勻地被嵌入布線用路徑的凹部內側的銅布線。
另外，本發明提供一種半導體裝置，其特征在于包括第一導電體層，該層在半導體襯底上的絕緣膜上的、至少包括其上形成的凹狀布線用路徑的凹部內表面的部分上形成，且該層具有用來使電鍍液中的銅系金屬材料以規定的速度析出所必要的析出過電壓即第一析出過電壓；第二導電體層，該層以覆蓋除了上述布線用路徑的凹部內表面以外的區域的方式形成，且具有比上述第一析出過電壓高的第二析出過電壓；以及布線，它是通過至少將包括上述第一導電體層的部分浸漬在上述電鍍液中，用比上述第一析出過電壓高、且比上述第二析出過電壓低的析出過電壓進行電鍍處理，用化學機械研磨法對在上述凹部內表面析出的上述銅系金屬材料露出上述第一導電體層的部分進行研磨而形成。
即，在半導體襯底上的絕緣膜上形成的、至少包括連接孔或布線用槽等布線用路徑的凹部內表面的絕緣膜表面上，形成析出過電壓為第一析出過電壓的第一導電體層，以覆蓋除了布線用路徑凹部內表面以外的區域的方式，而形成析出過電壓為第二析出過電壓的第二導電體層。另外，在將布線用路徑的凹部內表面浸漬在電鍍液中的狀態下，用比第一析出過電壓高且比第二析出過電壓低的析出過電壓，進行電鍍處理，在未被第二導電體層覆蓋的第一導電體層上，形成析出金屬材料即銅的金屬膜，用化學機械研磨法研磨該金屬膜而形成布線。就是說，只在布線用路徑以銅被嵌入的狀態形成布線。由于通過鍍銅形成由該銅構成的布線，所以即使在微細的布線用路徑的情況下，也能使布線用的銅均勻地嵌入，能獲得高性能的布線。
這里，如果用氮化鈦制作上述第一導電體層，用鈦制作上述第二導電體層，將上述金屬材料作為銅系金屬材料，則在包括連接孔或布線用槽等布線用路徑的凹部內表面的區域上形成氮化鈦膜，為了覆蓋除去布線用路徑以外的絕緣膜表面而形成了鈦膜后，通過將其浸漬在電鍍液中，能獲得均勻地被嵌入布線用路徑的凹部內側的銅布線。
另外，本發明提供一種有選擇的電鍍方法，其特征在于包括下列步驟在被電鍍物的表面上的至少包括進行電鍍的電鍍區的部分上，形成具有使電鍍液中的金屬材料以規定的速度析出所必要的析出過電壓即第一析出過電壓的第一導電體層；以覆蓋除了上述電鍍區域以外的區域的方式，在上述被電鍍物表面上形成具有比上述第一析出過電壓高的第二析出過電壓的第二導電體層；然后，將上述被電鍍物浸漬在上述電鍍液中，用比上述第一析出過電壓高且比上述第二析出過電壓低的析出過電壓，進行電鍍處理。
即，在至少包括進行電鍍的電鍍區的被電鍍物的表面上，形成析出過電壓為第一析出過電壓的第一導電體層，以覆蓋除了上述電鍍區域以外的區域的方式，在被電鍍物表面上形成析出過電壓為比第一析出過電壓高的第二析出過電壓的第二導電體層。就是說，以覆蓋不進行電鍍的區域的方式形成第二導電體層，所以即使在不進行電鍍的區域形成第一導電體層的情況下，也能形成第二導電體層，以便覆蓋該區域的第一導電體層。因此，在電鍍區域只露出第一導電體層。然后，將該被電鍍物浸漬在電鍍液中，用比第一析出過電壓高且比第二析出過電壓低的析出過電壓進行電鍍處理。就是說，例如在電解電鍍的情況下，將進行電鍍的基底金屬、這時的第一導電體層和配極之間設定為比第一析出過電壓高且比第二析出過電壓低的電極電壓，在非電解電鍍的情況下，將氧化劑的氧化還原電位設定得比第一析出過電壓高且比第二析出過電壓低。
這里，析出過電壓是使電鍍液中的金屬材料以規定的速度析出所必要的電壓，所以在第二導電體層露出的部分，用比第二析出過電壓低的電壓進行電鍍處理，不發生化學反應，所以不進行電鍍，但在第一導電體層露出的部分，在第一導電體層和電鍍液中的金屬材料之間發生化學反應，在電解電鍍的情況下，由電解生成物形成膜，在非電解電鍍的情況下，由金屬材料和還原劑的氧化反應產生的析出物形成膜，用電鍍液中的金屬材料進行電鍍。因此，只在第一導電體層露出的區域進行電鍍，就是說，只在電鍍區域進行電鍍。
另外，在至少包括凹部內表面的區域形成上述第一導電體層，如果以覆蓋除去上述凹部內表面以外的區域的方式，形成上述第二導電體層，則在至少包括凹部內表面的區域形成析出過電壓為第一析出過電壓的第一導電體層，形成析出過電壓為第二析出過電壓的第二導電體層，以便覆蓋除去凹部內表面以外的區域，然后將該被電鍍物浸漬在電鍍液中，如果用比第一析出過電壓高且比第二析出過電壓低的析出過電壓進行電鍍處理，則在第一導電體層露出的區域、即只在凹部內表面上進行電鍍。這時，隨著浸漬時間的不同，能獲得任意厚度的金屬膜，所以即使在例如凹部微細的情況下，也能獲得沒有氣孔的厚度均勻的被嵌入凹部的金屬膜。
另外，如果用氮化鈦制作上述第一導電體層，用鈦制作上述第二導電體層，將上述金屬材料作為銅系金屬材料，則在至少包括欲形成銅金屬膜的區域形成例如氮化鈦膜，為了覆蓋除去該區域以外的區域而形成了鈦膜后，通過將其浸漬在電鍍液中，能只在氮化鈦露出的區域容易地形成均勻的銅金屬膜。
附圖的簡單說明
圖1是表示本發明實施例的布線形成工序的一部分的局部剖面圖。
圖2是表示本發明實施例的布線形成工序的一部分的局部剖面圖。
圖3是本發明的另一實施例。
圖4是本發明的另一實施例。
實施發明用的最佳方案以下說明本發明的實施方案。
在金屬的電解電鍍中，一般將電極電位設定為比使電鍍液中的金屬離子還原析出所需要的熱力學平衡電位大的負電位。另外，進行非電解電鍍時，使用還原力比使金屬離子析出所需要的平衡電位大的還原力(氧化還原電位)的還原劑。
即使使用達到熱力學平衡電極電位或氧化還原電位的氧化劑，金屬離子的還原析出也不按實際的速度進行，進行實際的反應所需要的過電壓，隨著基底金屬種類的不同而不同。就是說，存在這樣一種現象比熱力學平衡電位大的必要的電極電位或還原劑的氧化還原電位(以下稱析出過電壓)隨著基底金屬種類的不同而不同。
利用該現象，試驗過采用形成了析出過電壓不同的基底金屬的襯底，形成銅膜，只在析出過電壓低的金屬露出的部分觀察到析出銅的現象，試驗了有選擇地鍍銅的方法。
就是說，為了只在絕緣膜上形成的布線用槽或連接孔中析出銅，在欲使銅析出的部分，有選擇地形成析出過電壓較小的呈第一析出過電壓的第一基底金屬膜，在不欲使銅析出的部分有選擇地形成析出過電壓比第一析出過電壓高的呈第二析出過電壓的第二基底金屬膜，在進行電解電鍍的情況下，設定比第一析出過電壓高且比第二析出過電壓低的電壓作為配極之間的電極電位，在進行非電解電鍍的情況下，將還原劑的氧化還原電位設定得比第一析出過電壓高且比第二析出過電壓低。
因此，只在第一基底金屬露出的部分析出銅而形成金屬膜。從而，以在布線用槽和連接孔上面呈析出銅的狀態進行電鍍，被析出的銅金屬膜呈被嵌入布線用槽和連接孔中的狀態。然后采用化學機械研磨法，對析出的銅進行研磨，將不需要的部分除去，能獲得銅被嵌入布線用槽及連接孔中的布線。
另外，在絕緣膜上形成鋁或銅等的布線的情況下，出于防止擴散、提高粘接性、以及提高耐電遷移性等多種目的，一般在絕緣膜和布線的界面上形成氮化鈦(TiN)等致密的導電性薄膜。由于這些膜的電阻比鋁或銅的電阻高，所以最好不要超過必要的厚度。進行電鍍時，由于能通過在絕緣膜的全部表面上形成的氮化鈦等基底金屬進行通電，所以作為其析出過電壓為第一析出過電壓的第一基底金屬，采用氮化鈦，使它在絕緣膜的全部表面上成膜后，在不欲進行電鍍的地方、即在除去連接孔和布線用槽的側壁和底部以外的區域，采用濺射等各向異性大的成膜方法，再在氮化鈦金屬膜上薄薄地形成一層析出過電壓高的鈦等金屬，在該鈦膜部分不形成銅膜，在無鈦膜的地方即在連接孔和布線用槽的側壁和底部實際上能析出銅。
因此，在絕緣膜上形成的連接孔和布線用槽上形成了布線的狀態下，在半導體層的表面上呈形成了氮化鈦膜的狀態，所以能提高該氮化鈦膜的粘接性，能用作謀求提高耐電遷移性的導電性薄膜，因此，例如在多層布線結構中進行布線等情況下，不需要重新形成導電性薄膜，所以能減少形成布線的工序。
另外，雖然用濺射法等形成其析出過電壓為第二析出過電壓的第二基底金屬，但如果布線用槽或連接孔的直徑大的情況下，析出過電壓高的金屬能附著在布線用槽和連接孔的底部，所以槽的寬度或連接孔的直徑最好在1.0微米以下，作為布線用槽或連接孔的寬度及其深度之比的深寬比最好在1以上、5以下。另外，如果有必要，則在電解電鍍之前增加一道清洗工序，能進行理想的析出。
因此，如上所述，通過電鍍能嵌入布線用槽等中，形成銅金屬膜，所以不會在金屬膜內形成氣孔，能獲得均勻的銅膜。
另外，由于能可靠地在微細的布線用槽或連接孔中形成布線，還能將耐電遷移性高、電阻低的銅作為布線材料用，所以即使在微細的布線用槽或連接孔的情況下也能適用，能適用于形成硅襯底和布線之間的連接或多層結構的布線層之間的連接部分等微細布線的情況。另外，由于能形成微細布線，所以能謀求縮小半導體襯底。
另外，即使用絕緣膜作為掩模，也能使不欲使銅析出的部分即不進行電鍍的部分有選擇地析出，這雖然是一般的方法，但該方法存在這樣的問題在布線用槽內部即使附著極其微量的絕緣膜，也會導致電阻增大，另外，成膜后必須將不需要的部分的絕緣膜完全除去，所以形成布線的工序長、效率低。如果采用上述實施方案，則由于在形成了氮化鈦及鈦膜后，只要浸漬在電鍍液中即可，所以能用較短地形成布線的工序，進行高性能的布線。
另外，根據析出的金屬的種類，能容易地通過試驗確定析出過電壓不同的導電體。例如在析出的金屬為銅的情況下，作為析出過電壓小的導電體，可以采用銅(Cu)、鋅(Zn)、金(Au)等。作為析出過電壓大的導電體，可以采用鐵(Fe)、鎳(Ni)、鈷(Co)、鈦(Ti)、鎢(W)等。另外，析出過電壓的大小是相對的，所以可以任意地選擇。
另外，如果用絕緣體代替析出過電壓大的金屬，則較薄地附著在連接孔或布線用槽內部的絕緣膜使得電阻變大，所以不適宜，最好采用析出過電壓大電阻也低的導電體。
下面，給出上述實施方案的實施例，具體地進行說明。
如圖1(a)所示，采用電阻率為2Ωcm的n型Si(100)單晶6英寸的襯底1作為半導體襯底，用等離子CVD法在該襯底上形成了厚度為2.0微米的氧化硅絕緣膜2。
接著，用光刻法和干刻法，在氧化硅絕緣膜2中形成了連接孔3和布線用槽4(圖1(b))。連接孔3的直徑為0.6微米，其深度為1.0微米，布線用槽4的寬度為0.8微米，其深度為1.0微米。上述連接孔3和布線用槽4對應于布線用路徑。
接著，用CVD法在0.1微米厚的半導體襯底1的全部表面上形成析出過電壓約為-100mV左右的氮化鈦膜(第一導電體層)5(圖1(c))。另外，上述氮化鈦的析出過電壓是以飽和甘汞電極為基準的值。
雖然作為形成氮化鈦膜的方法，采用了通常的濺射法或使用準直線的濺射法、遠程濺射法等，但最好采用分步敷層高的成膜法。
其次，在平坦的表面上，即在除去連接孔3和布線用槽4以外的地方用濺射法形成了厚度為0.03微米的析出過電壓約為-300mV左右的鈦(第二導電體層)6(圖2(a))。另外，上述鈦的析出過電壓是以飽和甘汞電極為基準的值。
將該試樣(被電鍍物)置于使用硫酸銅(銅性金屬材料)的電鍍液中，用銅極作為配極，用50mA的電流進行10分鐘的恒流電解。這時兩極之間的電位差約為200mV。
這時，如果提高電流密度，雖然能在短時間內結束規定量的電鍍，但電極電位變高，將會失去由過電壓差提供的選擇性，所以有必要選擇具有選擇性的范圍的電流密度或電極電位。
然后，用水清洗，之后用光學顯微鏡觀察該試樣，確認了只在布線用槽和連接孔部分析出銅，而在平坦的表面即形成鈦膜6的地方沒有銅附著(圖2(b))。
其次，用化學機械研磨法，對該試樣進行研磨，將附著的多余的銅除去，從而形成了由銅構成的布線7(圖2(c))。
形成了布線7后，用掃描式電子顯微鏡觀察了其斷面，能確認在連接孔3和布線用槽4中銅以嵌入的狀態形成了布線7。
另外，在上述實施例中，如圖2(c)所示，雖然說明了只將附著的多余的銅除去的情況，但如圖3(a)所示，也可以用化學機械研磨法對上述試樣進行研磨，將附著的多余的銅、鈦、氮化鈦除去，然后例如可以進行模壓。
另外，如圖3(a)所示，將附著的多余的銅、鈦、氮化鈦除去后，如圖3(b)所示，再次形成氧化硅絕緣膜8，以后反復進行上述的程序，在氧化硅絕緣膜8中形成連接孔9及布線用槽10。然后，在試樣的全部表面上形成氮化鈦膜11，接著，在除去連接孔9及布線用槽10以外的地方形成鈦膜后，在與上述同樣的條件下進行電鍍處理，將多余的銅等研磨除去，在連接孔9及布線用槽10中形成布線12，也可以形成多層布線。
另外，雖然在上述實施例中，說明了在氧化硅絕緣膜2中形成布線7的情況，但不限于此，如圖4所示，例如也可以在氧化硅絕緣膜2中只形成連接孔3后，在試樣的全部表面上形成氮化鈦膜14，再在除去連接孔3以外的區域形成鈦膜15，然后，進行電鍍處理，通過銅的析出，在連接孔3內形成布線7。然后，研磨多余的銅，再在它上面形成布線用膜17，也可以對該布線用膜17、鈦膜15、氮化鈦膜14一起進行圖形刻蝕后形成布線。這時，在絕緣物上形成布線的情況下，出于謀求提高粘接性、提高耐電遷移性等目的，一般是將導電性薄膜夾在中間，但如圖4所示，在研磨析出的銅時，也可以保留鈦膜15，在該鈦膜15上形成布線用膜17，可以將該鈦膜15作為導電性薄膜使用，能縮短形成布線的工序。
工業上的可利用性如上所述，本發明的半導體裝置的布線形成方法，由于在半導體襯底上形成的絕緣膜上形成的包括布線用路徑的凹部內表面上，形成析出過電壓為第一析出過電壓的第一導電體層，以覆蓋除了布線用路徑的凹部內表面以外的區域的方式，形成析出過電壓為第二析出過電壓的第二導電體層，然后，至少將布線用路徑的凹部內表面浸漬在電鍍液中，用比述第一析出過電壓高、且比第二析出過電壓低的析出過電壓，進行電鍍處理，只在布線用路徑的內側鍍銅，研磨該銅，形成布線，所以能容易地獲得完全且均勻地嵌入布線用路徑中的布線。
這時，如果采用各向異性大的成膜方法形成上述第二導電體層，則能在除去應進行電鍍的區域以外的區域、即只在除去布線用路徑以外的區域形成第二導電體層，能防止在布線用路徑上形成第二導電體層引起的金屬膜中氣孔的發生等金屬膜均勻性的劣化。
另外，如果使上述布線用路徑的深寬比為1以上5以下，且布線用路徑的寬度為1.0微米以下，則在形成第二導電體層時，能防止在布線用路徑上形成第二導電體層引起的金屬膜中氣孔的發生等金屬膜均勻性的劣化。
另外，如果在半導體襯底的全部表面上形成了上述第一導電體層后，在它上面形成第二導電體層，則在多層布線結構中進行布線的情況下，出于謀求提高粘接性、提高耐電遷移性等目的，能將第一導電體層作為所形成的導電性薄膜用，能縮短形成布線的工序。
另外，如果用化學機械研磨法研磨析出的金屬材料，則能容易且高精度地形成布線。
另外，如果用氮化鈦制作第一導電體層，用鈦制作第二導電體層，作為金屬材料采用銅系金屬材料，則能容易地形成由電阻低且耐電遷移性高的銅系金屬材料構成的布線。
另外，本發明的半導體裝置，由于在包括在半導體襯底上的絕緣膜上形成的布線用路徑的凹部內表面的區域形成析出過電壓為第一析出過電壓的第一導電體層，并以覆蓋除了布線用路徑的內表面以外的區域的方式，形成析出過電壓為第二析出過電壓的第二導電體層；再通過用比第一析出過電壓高、且比第二析出過電壓低的析出過電壓進行電鍍處理，在第一導電體層上形成析出的金屬材料的金屬膜，用化學機械研磨法研磨該金屬膜，形成布線，所以即使在微細的布線用路徑的情況下，也能獲得均勻地嵌入布線用路徑中的高性能的布線。
另外，如果用氮化鈦制作第一導電體層，用鈦制作第二導電體層，作為金屬材料采用銅系金屬材料，則能容易地獲得由電阻低且耐電遷移性高的銅系金屬材料構成的布線。
另外，本發明的有選擇的電鍍方法，由于在被電鍍物的表面上包括進行電鍍的區域的部分，形成析出過電壓為第一析出過電壓的第一導電體層；以覆蓋除了電鍍區域以外的區域的方式，形成析出過電壓為比第一析出過電壓高的第二析出過電壓的第二導電體層；然后將該被電鍍物浸漬在電鍍液中，用比第一析出過電壓高且比第二析出過電壓低的析出過電壓，進行電鍍處理，所以只在第一析出過電壓露出的部分進行電鍍，能進行有選擇的電鍍。
這時，如果在包括凹部內表面的區域形成上述第一導電體層，再形成上述第二導電體層，以便覆蓋除了上述凹部內表面以外的區域，則即使在凹部特別微細的情況下，也能形成沒有氣孔的均勻的金屬膜。
另外，如果用氮化鈦制作第一導電體層，用鈦制作第二導電體層，作為金屬材料采用銅系金屬材料，則能容易地獲得由電阻低且耐電遷移性高的銅系金屬材料構成的金屬膜。
權利要求
1.一種半導體裝置的布線形成方法，其特征在于包括下列步驟在半導體襯底上形成的絕緣膜上，形成凹狀的布線用路徑；在至少包括上述布線用路徑的凹部內表面的上述絕緣膜表面上，形成第一導電體層，該層具有使電鍍液中的銅系金屬材料以規定的速度析出所必要的析出過電壓即第一析出過電壓；在上述絕緣膜表面上。以覆蓋除了上述布線用路徑的凹部內表面以外的區域的方式形成第二導電體層，該層具有比上述第一析出過電壓高的第二析出過電壓；然后，至少將上述布線用路徑的凹部內表面浸漬在上述電鍍液中，用比上述第一析出過電壓高、且比上述第二析出過電壓低的析出過電壓，進行電鍍處理，使上述金屬材料析出，并對析出的上述金屬材料進行研磨，形成布線。
2.根據權利要求1所述的半導體裝置的布線形成方法，其特征在于用各向異性大的成膜方法形成上述第二導電體層。
3.根據權利要求1或2所述的半導體裝置的布線形成方法，其特征在于上述布線用路徑的深寬比為1以上、5以下，且其寬度為1.0微米以下。
4.根據權利要求1至3中的任意一項所述的半導體裝置的布線形成方法，其特征在于該方法適用于具有多層布線結構的半導體裝置，且在包括上述布線用路徑的凹部內表面的上述絕緣膜表面上形成上述第一導電體層之后，在它上面形成上述第二導電體層。
5.根據權利要求1至4中的任意一項所述的半導體裝置的布線形成方法，其特征在于用化學機械研磨法研磨上述析出的金屬材料。
6.根據權利要求1至5中的任意一項所述的半導體裝置的布線形成方法，其特征在于上述第一導電體層是由氮化鈦制成的，上述第二導電體層是由鈦制成的，上述金屬材料是銅系金屬材料。
7.一種半導體裝置，其特征在于包括第一導電體層，該層在半導體襯底上的絕緣膜上的、至少包括其上形成的凹狀布線用路徑的凹部內表面的部分上形成，且該層具有用來使電鍍液中的銅系金屬材料以規定的速度析出所必要的析出過電壓即第一析出過電壓；第二導電體層，該層以覆蓋除了上述布線用路徑的凹部內表面以外的區域的方式形成，且具有比上述第一析出過電壓高的第二析出過電壓；以及布線，它是通過至少將包括上述第一導電體層的部分浸漬在上述電鍍液中，用比上述第一析出過電壓高、且比上述第二析出過電壓低的析出過電壓進行電鍍處理，用化學機械研磨法對在上述凹部內表面析出的上述銅系金屬材料露出上述第一導電體層的部分進行研磨而形成。
8.根據權利要求7所述的半導體裝置，其特征在于上述第一導電體層是由氮化鈦制成的，上述第二導電體層是由鈦制成的，上述金屬材料是銅系金屬材料。
9.一種有選擇的電鍍方法，其特征在于包括下列步驟在被電鍍物的表面上的至少包括進行電鍍的電鍍區的部分上，形成具有使電鍍液中的金屬材料以規定的速度析出所必要的析出過電壓即第一析出過電壓的第一導電體層；以覆蓋除了上述電鍍區域以外的區域的方式，在上述被電鍍物表面上形成具有比上述第一析出過電壓高的第二析出過電壓的第二導電體層；然后，將上述被電鍍物浸漬在上述電鍍液中，用比上述第一析出過電壓高且比上述第二析出過電壓低的析出過電壓，進行電鍍處理。
10.根據權利要求9所述的有選擇的電鍍方法，其特征在于在至少包括凹部內表面的區域形成上述第一導電體層，為了覆蓋除了上述凹部內表面以外的區域而形成上述第二導電體層。
11.根據權利要求9或10所述的有選擇的電鍍方法，其特征在于上述第一導電體層是由氮化鈦制成的，上述第二導電體層是由鈦制成的，上述金屬材料是銅系金屬材料。
全文摘要
本發明目的在于完全且均勻地填充深寬比大的槽或孔部分。為此,在硅襯底(1)上形成的氧化硅膜(2)上形成連接孔(3)及布線用槽(4)后,用CVD法在半導體襯底全部表面上形成TiN膜(5),用濺射法等在除連接孔(3)及布線用槽(4)以外的區域上形成鈦膜(5)。然后,將連接孔(3)及布線用槽浸漬在電鍍液中,用對鋼的析出過電壓比TiN的析出過電壓高、比Ti的析出過電壓低的析出過電壓進行電鍍處理。由此,能只在TiN膜(5)露出的部分、即只在連接孔(3)及布線用槽(4)的部分進行電鍍,所以銅表現為被嵌入連接孔(3)及布線用槽(4)中。當用化學機械研磨法對它進行研磨,形成布線時,能獲得均勻且嵌入性好的良好的銅布線。
文檔編號H01L21/768GK1250545SQ98803281
公開日2000年4月12日 申請日期1998年3月6日 優先權日1997年3月10日
發明者外村正一郎, 久野豐彥 申請人:旭化成工業株式會社