專利名稱：堆疊電容器底部存儲節點的制造方法
技術領域：
本發明涉及一種動態隨機存取存儲器(DRAM)的制造方法，特別是涉及一種使用非晶硅和半球型硅晶粒(HSG)多晶硅的堆疊電容器的底部存儲節點的制造方法。
現已有縮減存儲單元的尺寸以增加集成度，以增加一DRAM晶片的存儲容量的趨勢。當DRAM的尺寸減小，使用在DRAM的電容器的容量也相對縮小。
DRAM的存儲單元一般包括存儲電容器和存取晶體管。隨著大型集成度DRAM元件的出現，該元件的尺寸已愈來愈小以致單一存儲單元的可用面積變得非常小。這使電容器的面積減少，導致存儲單元的電容量減少。
一種增加電容器面積的方法，是在非晶硅上形成半球型硅晶粒多晶硅且增加電容器高度。然而，增加電容器高度迫使非晶硅層增加，其迫使非晶硅層的沉積時間增加。沉積時間的增加，導致非晶硅結晶化。非晶硅層的結晶化會抑制硅的遷移，導致在非晶硅上的半球型硅晶粒難以形成。對于非晶硅沉積，大多使用硅甲烷(SiH4)為反應氣體。雖然使用硅乙烷(Si2H6)可減少沉積時間，但改變現行的設備需求非常昂貴。
因此，本發明的目的是一種能降低非晶硅結晶且使用現有的設備來制造堆疊電容器的改進方法。
為實現上述目的，本發明提供一種在基底上制造堆疊電容器的底部存儲節點的方法，包括下列步驟(1)在基底上形成一第一介電層；(2)在第一介電層上形成一氮化硅層；(3)光刻及蝕刻第一介電層和氮化硅層直至到達基底，以形成一接觸窗口；(4)在氮化硅層上，形成一第一導電層填入前述接觸窗口；(5)移除一部分在第一介電層上的第一導電層，藉以在接觸窗口形成一插塞；(6)在氮化硅層和插塞之上形成一第二介電層；(7)光刻及蝕刻第二介電層，藉以在插塞上形成一溝渠；(8)在第二介電層上，形成一非晶硅層填入前述溝渠；(9)移除一部分在第二介電層上的非晶硅層；(10)移除第二介電層的殘留部分；以及(11)在非晶硅層上形成一半球型硅晶粒多晶硅層。
為使本發明的上述和其他目的、特征、和優點能更明顯易懂，下文特舉一優選實施例，并配合附圖作詳細說明。附圖中
圖1A-1C是一半導體基底的剖面圖，圖示使用現有技術方法形成一堆疊存儲節點的步驟；圖2-7是一半導體基底的剖面圖，圖示本發明形成一電容器的基底存儲節點的過程。
本發明將配合附圖詳細敘述。本發明提出一種堆疊電容器的制造方法，此堆疊電容器具有更高的存儲單元電容量與更高的集成度。
現有技術的方法請參考圖1A-1C，首先請參考圖1A，在一基底100上形成一介電層102。接著，形成一接觸窗口104。然后，在介電層102上形成非晶硅層106。之后，使用一光致抗蝕劑層108當掩模，蝕刻非晶硅層106。接著，去除光致抗蝕劑層108，形成如圖1B所示的結構。之后，在非晶硅層106上形成半球型硅晶粒多晶硅110，完成如圖1C所示的底部存儲節點。
在此現有技術中，藉由增加非晶硅層106的厚度以增加堆疊底部存儲節點的高度，而增加存儲電荷的面積。然而，增加非晶硅層106的厚度需要較長的沉積時間。
較長的沉積時間會使非晶硅層106結晶化，而導致半球型硅晶粒多晶硅110形成不良。
本發明的描述從圖2繪示的半導體基底112開始，如本領域的技術人員所知，基底可以包括一半導體晶片、在晶片上的有源與無源元件、和在晶片表面形成的各層。術語“基底”表示包括在一半導體晶片上的元件和覆蓋該晶片的各層。
在圖2中，在基底112上形成一第一介電層114。第一介電層114可由二氧化硅、硼磷硅玻璃(BPSG)、旋涂式玻璃(SOG)、或任何相關組合形成。第一介電層114的厚度最好約1,000到2,000埃。接著，藉由使用傳統技術在第一介電層114上形成一氮化硅層115。在此優選實施例中，氮化硅層115由低壓化學氣相沉積法(LPCVD)沉積，使用二氯甲烷當沉積源，在溫度約700到800℃之間，在壓力約0.1到1乇之間。氮化硅層115的厚度約50到200埃之間。形成氮化硅層115，用以作為蝕刻終止層。
接著，一接觸窗口116使用傳統光刻和蝕刻技術制成。蝕刻程度控制在到達基底112時終止。此外，接觸窗口116照例置于在DRAM存儲單元的存取晶體管的漏極上。
在第一介電層114上，一沉積且摻雜(in-situ doped，又稱即時摻雜)多晶硅層沉積入該接觸窗口116，且最好使用傳統化學氣相沉積法(CVD)。接著蝕刻該多晶硅層，最好使用反應性離子蝕刻法(RIE)或化學機械研磨法(CMP)。蝕刻在到達氮化硅層115時停止，在接觸窗口116內留下一多晶硅插塞118。在氮化硅層115和多晶硅插塞118之上沉積一第二介電層120。第二介電層120可由二氧化硅、BPSG、SOG、或任何相關組合所形成。第二介電層120的厚度最好約4,000到15,000埃。
參考圖3，使用傳統光刻與蝕刻技術在第二介電層120形成一溝渠122。例如，一光致抗蝕劑層124可沉積在第二介電層120之上。接著，光致抗蝕劑層124曝光且顯影以顯露出溝渠122。第二介電層120用氮化硅層115當蝕刻終止層進行蝕刻，然后剝除光致抗蝕劑層124。
參考圖4，在第二介電層120之上，一非晶硅層126使用任何已知傳統技術沉積入該溝渠，例如使用硅甲烷或硅乙烷當該反應氣體。最好，在第二介電層120上的非晶硅層126的厚度約3,000埃。非晶硅層126的沉積溫度最好低于550℃。
參考圖5，在第二介電層120上的部分非晶硅層126使用傳統蝕刻技術或由化學機械研磨法(CMP)移除。
參考圖6，藉由任何傳統技術移除殘留的第二介電層120。例如，第二介電層120可藉由傳統濕式氧化蝕刻移除。蝕刻劑可使用稀釋氟化氫溶液。
參考圖7，在非晶硅層126上形成半球型硅晶粒多晶硅128。半球型硅晶粒多晶硅128藉由高溫真空回火形成。高真空回火溫度最好在560和660℃之間。最好半球型硅晶粒多晶硅128使用高真空晶種技術或外延技術形成。簡單的說，使用硅甲烷或硅乙烷在非晶硅126表面成晶。于是，底部存儲節點形成。
最后，使用傳統沉積的介電層和頂部存儲節點完成電容器。這些傳統“完成”步驟在該技術上已經知曉，在此就不再多加討論。
本發明增加生產率并且降低或減少非晶硅126結晶化以改進半球型硅晶粒多晶硅成長。這是藉由縮短非晶硅層的沉積時間而達成。該非晶硅層沿著溝渠122壁上形成，其意指沿第二介電層的側壁。因此，沉積時間是依據溝渠122的寬度，甚于非晶硅層的高度(或厚度)。堆疊的寬度短于堆疊的高度可得到更短的沉積時間。再者，有更進一步降低堆疊的寬度和增加高度使該電容器的尺寸降低的趨勢。因此，在本發明下的非晶硅層的沉積時間將更進一步比現有技術方法的沉積時間縮短。
雖然本發明已結合一優選實施例揭露如上，但是其并非用以限定本發明，本領域的技術人員，在不脫離本發明的精神和范圍內，可作出各種更動與潤飾，因此本發明的保護范圍應當由后附的權利要求所界定。
權利要求
1.一種在一基底上制造一電容器的一堆疊底部存儲節點的方法，包括下列步驟在該基底上形成一第一介電層；在該第一介電層上形成一氮化硅層；光刻及蝕刻該第一介電層和該氮化硅層直至到達該基底，以形成一接觸窗口；在該接觸窗口形成一導電插塞；在該氮化硅層和該插塞之上形成一第二介電層；光刻及蝕刻該第二介電層，藉以在該插塞上形成一溝渠；形成一非晶硅層，以填入該溝渠；移除該第二介電層的殘留部分；以及在該非晶硅層上形成一半球型硅晶粒多晶硅層。
2.如權利要求1所述的在一基底上制造一電容器的一堆疊底部存儲節點的方法，其中該第一介電層和該第二介電層是由二氧化硅、硼磷硅玻璃、旋涂式玻璃、或任何相關組合所形成。
3.如權利要求1所述的在一基底上制造一電容器的一堆疊底部存儲節點的方法，其中該導電插塞是由即時摻雜多晶硅形成。
4.如權利要求1所述的在一基底上制造一電容器的一堆疊底部存儲節點的方法，其中該氮化層是由氮化硅形成。
5.如權利要求1所述的在一基底上制造一電容器的一堆疊底部存儲節點的方法，更進一步包括下列步驟在該底部存儲節點上沉積一第三介電層；以及在該第三介電層上形成一頂部存儲節點。
全文摘要
一種在一基底上制造一電容器的一堆疊底部存儲節點的方法包括:在基底上形成一第一介電層;在第一介電層上形成一氮化硅層;光刻及蝕刻第一介電層和氮化硅層直至到達該基底,以形成一接觸窗口;在接觸窗口形成一導電插塞;在氮化硅層和插塞之上形成一第二介電層;光刻及蝕刻第二介電層,藉以在插塞上形成一溝渠;形成一非晶硅層,以填入溝渠;移除第二介電層的殘留部分;以及在非晶硅層上形成一半球型硅晶粒多晶硅層。
文檔編號H01L21/768GK1250950SQ98122958
公開日2000年4月19日 申請日期1998年11月30日 優先權日1998年10月13日
發明者林大成 申請人:世大積體電路股份有限公司