專利名稱：自對(duì)準(zhǔn)漏接觸p溝mos快速存儲(chǔ)器及其制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到制作和連接半導(dǎo)體器件中各個(gè)區(qū)域的方法，更確切地說(shuō)是涉及到連接P溝快速存儲(chǔ)器單元中的漏區(qū)以減小存儲(chǔ)器陣列器件的尺寸的方法。
快速存儲(chǔ)器陣列包含快速存儲(chǔ)器單元的陣列。
圖1-3示出了用于這種陣列的現(xiàn)有技術(shù)P溝快速EPROM單元100。在圖1中，存儲(chǔ)器單元100的俯視圖示出了漏接觸110、P+漏區(qū)120、浮柵130、控制柵140、場(chǎng)氧化區(qū)150a和150b、以及P+源區(qū)160a和160b，其中源區(qū)160a是存儲(chǔ)器單元100的源，而源區(qū)160b是用來(lái)連接相鄰存儲(chǔ)器單元的源區(qū)的區(qū)域160a的延伸部分。
圖2是圖1存儲(chǔ)器單元沿A-A’線的剖面圖。P+漏120和P+源160制作在N阱200中，其間制作有溝道。用隧道氧化物210使浮柵130與溝道區(qū)隔離。注意“隧道氧化物”一詞被用來(lái)表示通常稱為“柵氧化物”的氧化物，這是因?yàn)樵谶@類存儲(chǔ)器即快速存儲(chǔ)器單元中，柵下方的氧化物必須允許電子能夠在浮柵和硅襯底之間來(lái)回隧穿?！八淼姥趸铩币辉~被用來(lái)反映柵氧化物在這類存儲(chǔ)器中的雙重功能(亦即隔離功能與允許電子隧穿的功能)。在浮柵130上，多晶硅層層間介電質(zhì)(interpoly dielectric)220提供了與控制柵140的隔離。諸如硼磷硅酸鹽玻璃(BPSG)的摻雜氧化物或其它適當(dāng)?shù)牟牧细綦x了下方的各層。漏接觸110包括氮化鈦(TiN)層240和位于漏120與鎢(W)栓260之間的鈦(Ti)層250。圖3是沿圖1中B-B’線的存儲(chǔ)器單元100的剖面圖，示出了使N阱200與浮柵130分隔開(kāi)來(lái)的場(chǎng)氧化物150和隧道氧化物210、多晶硅層層間介電質(zhì)220以及控制柵140。
在快速存儲(chǔ)器陣列的設(shè)計(jì)中，首要目的是提高密度，從而對(duì)給定數(shù)目的存儲(chǔ)器單元減小其陣列的尺寸。提高陣列密度的典型方法是減小組成存儲(chǔ)器陣列的單個(gè)單元100的尺寸。單元100的一個(gè)難以減小的區(qū)域是圖1和2所示的漏接觸110與浮柵130和控制柵140之間的區(qū)域。由于在制作漏接觸110的過(guò)程中需要保護(hù)柵130和140不被腐蝕，故難以減小。在制作漏接觸110時(shí)，掩模操作首先在漏120上確定接觸區(qū)。然后將氧化層230的未被保護(hù)的區(qū)域腐蝕掉，以暴露所希望的漏接觸區(qū)。再在用Ti250和TiN240組成的勢(shì)壘層分隔開(kāi)的這一區(qū)域內(nèi)制作鎢栓260，以得到漏接觸110。若掩模操作未對(duì)準(zhǔn)，使控制柵140和/或浮柵130上的區(qū)域得不到保護(hù)，則后續(xù)的氧化層230腐蝕將清除這些柵的一些部分，從而損傷單元100。結(jié)果，為使漏接觸110分離于柵130和140，漏區(qū)120和氧化物區(qū)230必須大于為確保柵130和140部分在制作漏接觸110過(guò)程中出現(xiàn)掩模不對(duì)準(zhǔn)時(shí)不被腐蝕掉所需的理想尺寸。
因此，希望有一種快速存儲(chǔ)器單元，其漏接觸與浮柵及控制柵之間的氧化物分隔得到了減小，導(dǎo)致較小的存儲(chǔ)器單元，從而得到更高密度的存儲(chǔ)器陣列。
根據(jù)本發(fā)明，提供了一種用來(lái)制作快速存儲(chǔ)器單元中的自對(duì)準(zhǔn)漏接觸的工藝流程，它減小了漏接觸與浮柵及控制柵之間的氧化物分隔。在本發(fā)明的一個(gè)實(shí)施例中，二氧化硅層和氮化物層制作在層疊的多晶硅浮柵和控制柵上，然后被腐蝕以形成沿疊層?xùn)沤Y(jié)構(gòu)側(cè)壁的氧化物間隔和氮化物間隔。淀積在氮化物間隔、疊層?xùn)沤Y(jié)構(gòu)和漏區(qū)及源區(qū)上的諸如BPSG或BPTEOS的介電質(zhì)，為了掩蔽和腐蝕而被整平。漏接觸掩模將氮化物間隔之間的漏部分暴露出來(lái)，并腐蝕介電質(zhì)以暴露漏接觸區(qū)。在這些區(qū)域中淀積鎢，再深腐蝕以形成漏接觸。由于多晶硅柵周圍的氮化物層在氧化物腐蝕過(guò)程中防止了多晶硅被腐蝕掉，故不再需要多晶硅柵與漏接觸之間的額外氧化物來(lái)防止接觸掩模不對(duì)準(zhǔn)的后果。結(jié)果，漏接觸可以更靠近多晶硅柵，從而減小了單元的尺寸并提高了存儲(chǔ)器陣列的密度。
借助于結(jié)合附圖進(jìn)行的下列詳細(xì)描述，可更充分地理解本發(fā)明。
圖1是常規(guī)PMOS快速存儲(chǔ)器單元的俯視圖；圖2是沿圖1中A-A’線的存儲(chǔ)器單元的剖面圖；圖3是沿圖1中B-B’線的存儲(chǔ)器單元的剖面圖；圖4-10是根據(jù)本發(fā)明的自對(duì)準(zhǔn)漏接觸PMOS快速EPROM工藝流程的剖面圖11是根據(jù)本發(fā)明的PMOS快速存儲(chǔ)器單元的俯視圖；圖12是沿圖11中C-C’線的存儲(chǔ)器單元的剖面圖；圖13是沿圖11中D-D’線的存儲(chǔ)器單元的剖面圖；在不同的圖中，用相似的參考號(hào)來(lái)表示相似的元件。
根據(jù)本發(fā)明，提供了一種工藝和結(jié)構(gòu)，它借助于使用氮化物層來(lái)減小漏接觸與多晶硅柵之間的氧化物間隔，而可以減小快速存儲(chǔ)器單元的尺寸。圖4-10是側(cè)視圖，說(shuō)明了根據(jù)本發(fā)明一個(gè)實(shí)施例的制作快速EPROM單元中的自對(duì)準(zhǔn)漏接觸的工藝流程。在圖4中，用常規(guī)方法先在硅襯底或阱400上制作隧道氧化層410。然后在隧道氧化物410上淀積稍后將形成存儲(chǔ)器陣列的浮柵的第一多晶硅(Poly1)層420。接著，在Poly1 420上制作多晶硅層層間介電層430。介電層430可以是例如用在Poly1 420上生長(zhǎng)即淀積一層二氧化硅，接著淀積一層氮化硅或其它適當(dāng)?shù)慕^緣氮化物，再生長(zhǎng)即淀積另一層二氧化硅的方法制作的氧化物-氮化物-氧化物(ONO)層。然后在介電層430上淀積第二層多晶硅(Poly2)440或一層多硅化物(polycide)，其中的Poly2 440將最終構(gòu)成存儲(chǔ)器陣列的控制柵。在Poly2 440上制作另一層二氧化硅450，接著在二氧化硅層450上制作一層氮化硅(Nitride1)460。二氧化硅450提供了Poly2 440與Nitride1460之間的連接。這些層的厚度范圍和最佳厚度列于下面的表1中。
利用對(duì)各個(gè)層410-460的常規(guī)疊層?xùn)叛谀：透g方法，可制作圖5所示的疊層?xùn)沤Y(jié)構(gòu)500。在圖6中，首先在疊層?xùn)沤Y(jié)構(gòu)的多晶硅側(cè)壁上熱生長(zhǎng)一層二氧化硅(未示出)，接著在此結(jié)構(gòu)的表面上淀積另一層二氧化硅610。由于此淀積的二氧化硅層與圖5所示結(jié)構(gòu)的頂表面一致，故防護(hù)層腐蝕(blanket etch)，即不使用光掩模的氧化物腐蝕，清除了這一共形二氧化硅層的較薄的水平部分，但留下了這一共形二氧化硅層的垂直部分，從而在疊層?xùn)沤Y(jié)構(gòu)500的垂直側(cè)壁上形成氧化物間隔610。隨后淀積第二層氮化硅(Nitride2)620作為共形層并對(duì)其進(jìn)行各向同性腐蝕，從而形成在稍后的漏接觸腐蝕過(guò)程中保護(hù)疊層?xùn)胚呇氐膱D7中的氮化物間隔710。
如果需要，現(xiàn)在可執(zhí)行常規(guī)的自對(duì)準(zhǔn)源(SAS)腐蝕(出于簡(jiǎn)單未示出)，以減小待要制作的源區(qū)的尺寸。參照?qǐng)D1，在源/漏注入之前，場(chǎng)氧化物150b被腐蝕掉，這就將下方要進(jìn)行源區(qū)摻雜劑注入的硅襯底暴露出來(lái)。SAS腐蝕使浮柵130和控制柵140與源摻雜區(qū)對(duì)準(zhǔn)，從而無(wú)需場(chǎng)氧化區(qū)150b來(lái)使多晶硅柵130和140分隔于源區(qū)。如圖11所示，在隨后的步驟中就可注入摻雜劑以形成源區(qū)800a和800b。結(jié)果，由于源區(qū)800b現(xiàn)在能夠連接相鄰存儲(chǔ)器單元的各個(gè)源區(qū)，故不再需要源區(qū)160b(圖1)。
這樣，在快速EPROM工藝流程中，借助于腐蝕掉不必要的場(chǎng)氧化物，SAS腐蝕被用作減小源區(qū)的方法，這就減小了單元的總尺寸。源區(qū)的自對(duì)準(zhǔn)使多晶硅柵能夠更緊密地安置，從而使逐個(gè)存儲(chǔ)器單元之間所要求的物理間隔更小(亦即，使逐個(gè)存儲(chǔ)器單元能夠安置得更靠近)。
不管是否執(zhí)行SAS腐蝕，工藝流程都根據(jù)常規(guī)步驟繼續(xù)。在圖8中，例如用離子注入摻雜劑以形成源區(qū)和漏區(qū)，然后將得到的結(jié)構(gòu)在800℃下退火20-40分鐘的方法，來(lái)制作源800和漏810的P+區(qū)。用850℃下15-20分鐘的回流工藝，淀積一層硼磷摻雜的TEOS(BPTEOS)820或其它適當(dāng)?shù)闹T如BPSG之類的介電質(zhì)并使之平滑。然后執(zhí)行化學(xué)/機(jī)械拋光(CMP)，以對(duì)BPSG層820進(jìn)行整平并將其厚度減小到3000-3500埃。下面的表1列出了這些不同的層的范圍和最佳值。
表1
>
然后可用常規(guī)掩模即直接寫入方法來(lái)確定漏接觸區(qū)。例如在圖9中，在BPSG層820上淀積一層光刻膠(未示出)之后，光刻膠被掩模以確定漏接觸區(qū)910。自對(duì)準(zhǔn)接觸腐蝕或高選擇性氧化物-氮化物腐蝕則清除BPSG的所希望的區(qū)域，以形成漏接觸區(qū)910。在淀積鈦(Ti)以形成厚度為400埃的層920以及淀積氮化鈦(TiN)以在Ti層920上形成厚度為1000埃的層930之后，Ti和TiN都在585℃的氮?dú)庵型嘶?0分鐘，以形成用來(lái)淀積鎢(W)栓的勢(shì)壘層。在圖10中，用眾所周知的方法，例如用化學(xué)汽相淀積(CVD)方法，將6000埃厚的鎢層淀積在漏接觸區(qū)中。然后在用CMP或其它適當(dāng)?shù)纳罡g方法整平鎢栓1020中的鎢層之后，制作自對(duì)準(zhǔn)漏接觸1010。
圖11-13示出了一個(gè)根據(jù)本發(fā)明制作的疊層?xùn)糯鎯?chǔ)器單元500的不同的視圖。圖11是單元500的俯視圖，示出了漏接觸1010、P+漏810、P+源800a和800b、場(chǎng)氧化物1100、浮柵420以及控制柵440。圖12和13分別是沿圖11中C-C’線和D-D’線的存儲(chǔ)器單元500的剖面圖。如從圖11和12所見(jiàn)，比之圖1和2的存儲(chǔ)器單元100，存儲(chǔ)器單元500在源區(qū)和漏區(qū)中的尺寸都減小了。借助于用常規(guī)SAS方法清除圖1中源160b和多晶硅柵130及140之間的場(chǎng)氧化物150b而減小了源區(qū)。在本發(fā)明中，由于漏接觸能夠制作成更靠近多晶硅柵而減小了漏區(qū)，從而大大減少了多晶硅柵與漏接觸之間的氧化物的數(shù)量。結(jié)果是得到了小得多的存儲(chǔ)器單元，導(dǎo)致更密集的存儲(chǔ)器陣列。由于制作在多晶硅柵周圍的氮化物間隔防止了氧化物腐蝕對(duì)多晶硅柵部分的清除，故消除了漏接觸掩?？赡懿粚?duì)準(zhǔn)時(shí)原本必需的額外的氧化物。結(jié)果，如圖5所示，借助于減小各個(gè)疊層?xùn)沤Y(jié)構(gòu)500之間的間隔，就可執(zhí)行疊層?xùn)鸥g以使襯底400上能夠制作更多的疊層?xùn)沤Y(jié)構(gòu)500。而且，現(xiàn)在能夠執(zhí)行漏接觸腐蝕而無(wú)須保留為了保護(hù)多晶硅柵而需要的額外的氧化物，如圖9所示，這就大大減小了相鄰存儲(chǔ)器單元500之間的間隔。因此，用根據(jù)本發(fā)明的自對(duì)準(zhǔn)漏接觸工藝流程，就有可能得到尺寸更小的存儲(chǔ)器單元和密度更高的存儲(chǔ)器陣列。
本發(fā)明的上述各實(shí)施例僅僅是為了說(shuō)明，而不是限制。對(duì)本技術(shù)領(lǐng)域的熟練人員來(lái)說(shuō)，顯然可以作出各種改變和修正而不超越本發(fā)明。因此，所附權(quán)利要求包括了所有這些本發(fā)明構(gòu)思與范圍內(nèi)的改變和修正。
權(quán)利要求
1．一種自對(duì)準(zhǔn)漏接觸工藝流程，它包含下列步驟在硅襯底上待要制作存儲(chǔ)單元的疊層?xùn)挪糠值闹辽俣€(gè)面對(duì)的側(cè)面上，制作氮化硅層；腐蝕所述氮化硅層，以便在所述疊層?xùn)沤Y(jié)構(gòu)鄰近待要制作的源區(qū)和漏區(qū)的側(cè)面上形成氮化物間隔；在各個(gè)疊層?xùn)沤Y(jié)構(gòu)的相對(duì)側(cè)面上的硅襯底中制作源區(qū)和漏區(qū)；以及在所述氮化物間隔之間的所述硅襯底的選定部分之中，制作自對(duì)準(zhǔn)漏接觸。
2．權(quán)利要求1的工藝流程，其中所述的存儲(chǔ)單元是EPROM單元。
3．權(quán)利要求1的工藝流程，其中所述的存儲(chǔ)單元是快速EPROM單元。
4．權(quán)利要求1的工藝流程，其中所述的存儲(chǔ)單元是PMOS快速EPROM單元。
5．權(quán)利要求1的工藝流程，其中制作所述待要制作的存儲(chǔ)單元的所述疊層?xùn)挪糠职铝胁襟E在所述硅襯底上制作第一氧化層；在所述氧化層上制作第一多晶硅層；在所述第一多晶硅層上制作多晶硅層層間介電層；在所述多晶硅層層間介電層上制作第二多晶硅層；在所述第二多晶硅層上制作第二氧化層；在所述第二氧化層上制作第二氮化硅層；腐蝕所述第二氮化硅層、所述第一和第二氧化層、所述第一和第二多晶硅層以及所述多晶硅層層間介電層。
6．權(quán)利要求1的工藝，還包含在制作所述氮化硅層之前，在所述疊層?xùn)糯鎯?chǔ)單元的至少二個(gè)面對(duì)的側(cè)面上制作二氧化硅層的步驟。
7．權(quán)利要求6的工藝，其中制作所述二氧化硅層包含生長(zhǎng)和淀積二氧化硅的步驟。
8．權(quán)利要求1的工藝，其中所述制作自對(duì)準(zhǔn)漏接觸的步驟包含下列步驟在所述制作源區(qū)和漏區(qū)的步驟之后，淀積介電層；掩模所述介電層的選定部分，以暴露漏接觸區(qū)；腐蝕部分所述介電層，以露出所述漏接觸區(qū)；以及在所述漏接觸區(qū)中制作導(dǎo)電栓。
9．權(quán)利要求8的工藝，其中所述栓用淀積鎢的方法來(lái)制作。
10．一種自對(duì)準(zhǔn)漏接觸工藝流程，它包含下列步驟在覆蓋著硅襯底的氧化層上制作多晶硅層；在所述多晶硅層上制作二氧化硅層；在所述二氧化硅層上制作氮化硅層；腐蝕所述氮化硅層、二氧化硅層、多晶硅層和氧化層，以形成存儲(chǔ)器結(jié)構(gòu)；在所述存儲(chǔ)器結(jié)構(gòu)上制作第二二氧化硅層；腐蝕所述第二二氧化硅層，以形成氧化物間隔；在所述第二二氧化硅層上制作第二氮化硅層；腐蝕所述第二氮化硅層，以形成氮化硅間隔；以及在所述氮化硅間隔之間的所述硅襯底的選定部分之中，制作自對(duì)準(zhǔn)漏區(qū)。
11．一種存儲(chǔ)器陣列，它包含硅襯底；制作在所述硅襯底中的多個(gè)交替的漏區(qū)和源區(qū)，其中位于其間的區(qū)域確定溝道區(qū)；位于所述溝道區(qū)上的多個(gè)存儲(chǔ)器結(jié)構(gòu)，所述存儲(chǔ)器結(jié)構(gòu)至少有一個(gè)多晶硅柵；位于所述存儲(chǔ)器結(jié)構(gòu)側(cè)壁上的多個(gè)介電間隔；以及位于所述漏區(qū)上且用介電間隔使之與所述存儲(chǔ)器結(jié)構(gòu)的柵分隔開(kāi)來(lái)的多個(gè)漏接觸。
12．權(quán)利要求11的存儲(chǔ)器陣列，還包含位于所述存儲(chǔ)器結(jié)構(gòu)側(cè)壁與所述介電間隔之間的二氧化硅層。
13．權(quán)利要求11的存儲(chǔ)器陣列，其中所述的存儲(chǔ)器結(jié)構(gòu)包含位于所述溝道區(qū)上的氧化物；位于所述氧化物上的多晶硅浮柵；位于所述浮柵上的多晶硅層層間介電質(zhì)；位于所述多晶硅層層間介電質(zhì)上的多晶硅控制柵；位于所述控制柵上的二氧化硅層；以及位于所述二氧化硅層上的氮化硅層。
14．權(quán)利要求11的存儲(chǔ)器陣列，其中所述的存儲(chǔ)器陣列是EPROM陣列。
15．權(quán)利要求11的存儲(chǔ)器陣列，其中所述的存儲(chǔ)器陣列是快速EPROM陣列。
16．權(quán)利要求11的存儲(chǔ)器陣列，其中所述的存儲(chǔ)器陣列是PMOS快速EPROM陣列。
全文摘要
本發(fā)明提出的工藝和結(jié)構(gòu)減少了用來(lái)分隔多晶硅柵與漏接觸的介電質(zhì)的數(shù)量,從而減小了單個(gè)存儲(chǔ)器單元的尺寸,提高了存儲(chǔ)器陣列的密度。在源和漏制作、自對(duì)準(zhǔn)漏接觸掩模和腐蝕之前,在多晶硅柵的頂部和側(cè)壁上制作氮化硅,使制作漏接觸到漏區(qū)的窗口的后續(xù)氧化物腐蝕在掩模不對(duì)準(zhǔn)的情況下不至于清除多晶硅。因此,在出現(xiàn)掩模不對(duì)準(zhǔn)時(shí)為了在制作漏接觸窗口過(guò)程中保護(hù)多晶硅柵所必需的多晶硅柵與漏接觸之間的額外的氧化物就不再需要,從而獲得了密度更高的存儲(chǔ)器陣列。
文檔編號(hào)H01L27/115GK1212468SQ9811959
公開(kāi)日1999年3月31日 申請(qǐng)日期1998年9月25日 優(yōu)先權(quán)日1997年9月26日
發(fā)明者張尚德, 李翠萍, 曾憲章 申請(qǐng)人:常憶科技股份有限公司