半導體襯底的處理方法和半導體襯底的制作方法

專利名稱：半導體襯底的處理方法和半導體襯底的制作方法
技術領域：
本發明涉及半導體襯底的處理方法和半導體襯底，特別是涉及防止從襯底邊緣部產生顆粒的半導體襯底的處理方法和半導體襯底。
在SOI(絕緣體上的硅silicon on insulator)襯底上形成了半導體元件的SOI器件具有結電容減少、元件間分離耐壓提高等的與體(bulk)器件相比的優點，但也有以下說明的那種SOI器件固有的問題。
圖32示出SOI襯底10的局部剖面圖。SOI襯底10在單晶硅襯底3的上主面內具有按順序層疊了埋入氧化膜2和單晶硅層(以后稱為SOI層)1的結構。
在SOI襯底的制造方法中，有SIMOX(注入氧分離separation byimplanted oxygen)法及鍵合(bonding)法等，圖32中示出的SOI襯底10是用SIMOX法制造的。
SIMOX法是在單晶硅襯底中例如以150～200KeV的能量、1×1018/cm2～2×1018/cm2的劑量注入了氧離子后，通過在約1300～1400℃的溫度下進行退火來得到SOI結構。
圖32中示出了SOI襯底10的邊緣部附近的局部詳細圖。再有，在以后的說明中，將半導體襯底區分為上主面(形成半導體元件的一側)、其中央部(包含有源區的部分)、把中央部的周邊部和側面部合在一起的邊緣部以及下主面來稱呼。
如圖32所示，由于在邊緣部處成為曲率大的曲面，故在從垂直方向進行的氧離子的注入時，氧離子變為傾斜地注入，有效的注入能量降低。結果，在邊緣部處埋入氧化膜2和SOI層1的厚度變薄。此外，邊緣部表面不是平滑的表面，而是成為有凹凸的粗糙的表面。這一點一般在用CZ(Czochralski)法形成的硅襯底中能看到，在凹凸部中，也有SOI層1變薄以致露出埋入氧化膜2的部分。因而，可以說SOI層1成為容易剝離的狀態。
除此以外，在SOI器件的制造過程中進行的SOI層1的薄膜化工序助長了SOI層1的剝離。以下，就SOI層1的薄膜化工序進行說明。
在襯底制造時以適當的厚度形成了SOI襯底10中的SOI層1的厚度。將SOI層1的厚度適當地減薄以符合所希望的半導體器件的規格的工序是SOI層1的薄膜化工序，通過對SOI層1進行氧化來調整SOI層1的厚度。
在SOI層上形成的氧化膜的厚度一般根據SOI襯底10的中央部、即半導體元件形成區(有源區)的SOI層1的厚度來決定。這里，成為問題的是如前面所說明的那樣，在SOI襯底10的邊緣部處SOI層1的厚度薄，也有在某些部位露出埋入氧化膜2的情況。
這里，在圖33中示出說明圖32中示出的區域X的狀態的典型圖。如圖33所示，在SOI襯底10的邊緣部處成為反映SOI層1的的凹凸部DP的形狀、埋入氧化膜2也有凹凸的結構。而且，由于從垂直方向注入氧離子，故有SOI層1的凹凸與埋入氧化膜2的凹凸在形成位置方面產生偏移而露出埋入氧化膜2的情況。
其次，在圖34中示出為了進行SOI層1的薄膜化而在SOI層1上形成了氧化膜OX的狀態。由于通過氧化膜OX的形成使SOI層1變薄，故在邊緣部處有氧化膜OX與埋入氧化膜2連在一起，或SOI層1完全被氧化的情況。在這種情況下，有時產生SOI層1在局部被埋入氧化膜2和氧化膜OX包圍的現象。例如，圖34中所示的SOI層1A在其周圍被氧化膜OX及埋入氧化膜2包圍。
相對于處于這樣的狀態的SOI襯底10，如果為了除去氧化膜OX而使用氫氟酸等的刻蝕液進行濕法刻蝕，則如圖35所示，存在下述可能性不僅氧化膜OX被刻蝕，而且埋入氧化膜2也被刻蝕，SOI層1A被剝離(lift off)而成為顆粒，漂浮在刻蝕液中，根據情況SOI層1A再次附著于SOI襯底10的中央部。如果顆粒附著于半導體元件形成區，則成為半導體元件的形成不良的原因，成為制造成品率下降的主要原因。
此外，也有在硅襯底3的邊緣部和下主面上形成多晶硅層來進行在晶片的制造過程或晶體管的晶片工藝中進入的重金屬等的污染物質的吸取(gettering)的情況，但在這種情況下由于多晶硅層的多結晶性之故，SOI層1和埋入氧化膜2變得不均勻，與以上所述相同，存在SOI層1在局部剝離而成為顆粒的問題。
此外，在用鍵合法制造的SOI襯底(鍵合襯底)中也有產生顆粒的情況。
鍵合襯底是通過在硅襯底3的上主面(形成半導體元件的主面)上形成氧化膜，在其上鍵合另外的硅襯底，對該另外的硅襯底進行研磨，以達到規定的厚度，來得到SOI結構的。在圖36中示出這樣形成的SOI襯底20的邊緣部的剖面圖。
在圖36中，構成了在硅襯底3的上主面上按順序層疊了襯底上氧化膜6和硅層7的SOI結構。再有，襯底上氧化膜6相當于埋入氧化膜，硅層7相當于SOI層。
在這樣的結構的SOI襯底20中，由于在邊緣部處露出了襯底上氧化膜6，故在濕法刻蝕時刻蝕液侵入，襯底上氧化膜6部分地被除去，如圖37所示存在硅層7在局部變成漂浮狀態的情況。而且，在這種狀態下，硅層7容易剝離，變成顆粒的可能性很大。
此外，存在襯底上氧化膜6和硅層7的邊緣部的斜切(bevelling)處理不完全、凹凸部沿周緣成為連續的那樣的平面視圖形狀的情況，有時該凹凸部在襯底的運送中剝離而成為顆粒。
如以上所說明的那樣，在現有的半導體襯底、特別是用SIMSX法制造的SOI襯底中，存在襯底邊緣部的SOI層發生剝離而成為顆粒，成為制造成品率下降的主要原因的問題。此外，在用鍵合法制造的SOI襯底中，也有產生顆粒的情況。
本發明是為了解決上述那樣的問題而完成的，它提供防止從襯底邊緣部產生顆粒的半導體襯底的處理方法和半導體襯底。
本發明的第1方面所述的半導體襯底的處理方法是下述的半導體襯底的處理方法，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，所述半導體襯底是用SIMOX法形成的SOI襯底，具備在所述一個主面的表面內按順序層疊形成的埋入氧化膜和SOI層，通過在所述邊緣部中注入硅離子，使所述埋入氧化膜中在所述邊緣部內形成的部分消失。
本發明的第2方面所述的半導體襯底的處理方法中，所述硅離子的注入包含從所述邊緣部一側向所述SOI襯底的直徑方向注入所述硅離子的工序。
本發明的第3方面所述的半導體襯底的處理方法中，所述硅離子的注入包含在所述一個主面的中央部中形成注入掩模，從所述SOI襯底的所述邊緣部一側和所述一個主面一側注入所述硅離子的工序。
本發明的第4方面所述的半導體襯底的處理方法是下述的半導體襯底的處理方法，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，該處理方法具備形成絕緣膜以便覆蓋所述半導體襯底的所述邊緣部的工序(a)；從形成了所述絕緣膜的所述半導體襯底的所述一個主面一側進行氧離子注入，用SIMOX法在所述一個主面的表面內按順序層疊形成埋入氧化膜和SOI層的工序(b)；以及除去所述絕緣膜的工序(c)，形成所述埋入氧化膜直到所述邊緣部的最端部都與主面平行地存在的SOI襯底。
本發明的第5方面所述的半導體襯底的處理方法中，這樣來形成所述絕緣膜，使其最大厚度部分的厚度大于所述埋入氧化膜和所述SOI層的厚度的總和，所述工序(a)具有用熱氧化法形成熱氧化膜作為所述絕緣膜的工序。
本發明的第6方面所述的半導體襯底的處理方法中，這樣來形成所述絕緣膜，使其最大厚度部分的厚度大于所述埋入氧化膜和所述SOI層的厚度的總和，所述工序(a)具有用減壓CVD法形成TEOS膜作為所述絕緣膜的工序。
本發明的第7方面所述的半導體襯底的處理方法是下述的半導體襯底的處理方法，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，該處理方法具備形成摻雜多晶硅層以便覆蓋所述半導體襯底的所述邊緣部的工序(a)；以及從形成了所述摻雜多晶硅層的所述半導體襯底的所述一個主面一側進行氧離子注入，用SIMOX法在所述一個主面的表面內按順序層疊形成埋入氧化膜和SOI層，同時在所述摻雜多晶硅層中的至少所述一個主面一側從其表面到內部形成保護氧化膜的工序(b)。
本發明的第8方面所述的半導體襯底的處理方法中，這樣來形成所述摻雜多晶硅層，使其在所述邊緣部的最大厚度部分的厚度大于所述埋入氧化膜和所述SOI層的厚度的總和，所述工序(a)具有在所述半導體襯底的所述另一個主面上也形成所述摻雜多晶硅層的工序。
本發明的第9方面所述的半導體襯底的處理方法是下述的半導體襯底的處理方法，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，該處理方法具備從所述半導體襯底的所述一個主面一側進行全面的第1氧離子注入的工序(a)；從所述半導體襯底的所述一個主面一側對所述邊緣部有選擇地進行第2氧離子注入的工序(b)；以及通過退火處理，使利用所述第1和第2氧離子注入而被注入的氧離子擴散從而在所述中央部和所述邊緣部分別形成埋入氧化膜和保護氧化膜，同時在所述埋入氧化膜的上部形成SOI層的工序(c)，在所述第2氧離子注入中將注入峰設定在比所述第1氧離子注入淺的位置上，在所述邊緣部的至少所述一個主面一側，從其表面到內部形成所述保護氧化膜。
本發明的第10方面所述的半導體襯底的處理方法中，所述工序(c)具有通過在所述工序(b)之前進行的第1退火處理形成所述埋入氧化膜和所述SOI層的工序以及通過在所述工序(b)之后進行的第2退火處理形成所述保護氧化膜的工序。
本發明的第11方面所述的半導體襯底的處理方法是下述的半導體襯底的處理方法，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，所述半導體襯底是用SIMOX法形成的SOI襯底，具備在所述一個主面的表面內按順序層疊形成的埋入氧化膜和SOI層，通過在真空中從上部對所述邊緣部照射激光，在所述邊緣部的至少所述一個主面一側形成所述SOI層和埋入氧化膜混合在一起的熔融層。
本發明的第12方面所述的半導體襯底的處理方法是在一個主面上具備按順序層疊形成的襯底上氧化膜和SOI層的半導體襯底的處理方法，通過在真空中在從上部對所述襯底上氧化膜和所述SOI層的邊緣部照射激光，在所述邊緣部處形成所述SOI層和襯底上氧化膜混合在一起的熔融層。
本發明的第13方面所述的半導體襯底的處理方法具備在第1半導體襯底的主面上利用鍵合法形成按順序層疊了襯底上氧化膜和外形尺寸比該襯底上氧化膜大的第2半導體襯底的層疊體的工序(a)；從上部將所述第2半導體襯底壓下，使在所述第1半導體襯底的主面的上部伸出的所述所述第2半導體襯底的主面密接在所述第1半導體襯底的主面上，利用鍵合法來接合所述第1和第2半導體襯底的工序(b)；以及將所述第2半導體襯底研磨到規定的厚度以形成SOI層的工序(c)。
本發明的第14方面所述的半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，具備在所述一個主面內按順序層疊形成的埋入氧化膜和SOI層，具備在所述邊緣部處為覆蓋所述邊緣部而形成的摻雜多晶硅層，具備在所述摻雜多晶硅層中的至少所述一個主面一側從其表面到內部形成的保護氧化膜。
本發明的第15方面所述的半導體襯底中，這樣來形成所述摻雜多晶硅層，使其在所述邊緣部的最大厚度部分的厚度大于所述埋入氧化膜和所述SOI層的厚度的總和，也在所述另一個主面上形成所述摻雜多晶硅層。


圖1是說明與本發明有關的實施例1的半導體襯底的處理工序的剖面圖。
圖2是說明與本發明有關的實施例1的半導體襯底的結構的平面圖。
圖3是說明與本發明有關的實施例1的半導體襯底的處理工序的剖面圖。
圖4是說明與本發明有關的實施例1的半導體襯底的處理工序的變形例的剖面圖。
圖5是說明與本發明有關的實施例2的半導體襯底的處理工序的剖面圖。
圖6是說明與本發明有關的實施例2的半導體襯底的處理工序的剖面圖。
圖7是說明與本發明有關的實施例2的半導體襯底的結構的剖面圖。
圖8是說明與本發明有關的實施例2的半導體襯底的結構的剖面圖。
圖9是說明與本發明有關的實施例2的半導體襯底的變形例的結構的剖面圖。
圖10是說明與本發明有關的實施例2的半導體襯底的處理工序的變形例的剖面圖。
圖11是說明與本發明有關的實施例3的半導體襯底的處理工序的剖面圖。
圖12是說明與本發明有關的實施例3的半導體襯底的處理工序的剖面圖。
圖13是說明與本發明有關的實施例3的半導體襯底的結構的剖面圖。
圖14是說明與本發明有關的實施例4的半導體襯底的處理工序的剖面圖。
圖15是說明與本發明有關的實施例4的半導體襯底的結構的剖面圖。
圖16是說明與本發明有關的實施例4的半導體襯底的結構的剖面圖。
圖17是說明與本發明有關的實施例5的半導體襯底的處理工序的剖面圖。
圖18是說明與本發明有關的實施例5的半導體襯底的結構的剖面圖。
圖19是說明與本發明有關的實施例5的半導體襯底的處理工序的剖面圖。
圖20是說明與本發明有關的實施例6的半導體襯底的處理工序的剖面圖。
圖21是說明與本發明有關的實施例6的半導體襯底的結構的剖面圖。
圖22是說明與本發明有關的實施例7的半導體襯底的處理工序的剖面圖。
圖23是說明與本發明有關的實施例7的半導體襯底的結構的剖面圖。
圖24是說明與本發明有關的實施例8的半導體襯底的處理工序的剖面圖。
圖25是說明與本發明有關的實施例8的半導體襯底的處理工序的剖面圖。
圖26是說明與本發明有關的實施例8的半導體襯底的處理工序的剖面圖。
圖27是說明與本發明有關的實施例8的半導體襯底的結構的剖面圖。
圖28是說明與本發明有關的實施例9的半導體襯底的處理工序的剖面圖。
圖29是說明與本發明有關的實施例9的半導體襯底的結構的剖面圖。
圖30是說明與本發明有關的實施例9的半導體襯底的處理工序的變形例的剖面圖。
圖31是說明與本發明有關的實施例9的半導體襯底的變形例的結構的剖面圖。
圖32是說明在用CZ法形成的半導體襯底中形成了SOI結構時的結構的剖面圖。
圖33是說明SOI襯底的邊緣部的結構的剖面圖。
圖34是說明SOI襯底的現有的處理工序的問題的剖面圖。
圖35是說明SOI襯底的現有的處理工序的問題的剖面圖。
圖36是說明利用鍵合法形成的SOI襯底的問題的剖面圖。
圖37是說明利用鍵合法形成的SOI襯底的問題的剖面圖。
<A．實施例1>
使用圖1～圖4說明與本發明有關的半導體襯底的處理方法和半導體襯底的實施例1。再有，在以后的說明中，將半導體襯底區分為上主面(形成半導體元件的一側)、其中央部(包含實際上形成半導體元件的有源區的部分)、把中央部的周邊部和側面部合在一起的邊緣部以及下主面來稱呼。
<A-1．處理方法>
圖1是表示用SIMOX(注入氧分離separation by implantedoxygen)法形成的SOI襯底10的局部剖面的圖。再有，SIMOX法是以150～200KeV的能量、1×1018/cm2～2×1018/cm2的劑量注入了氧離子后，通過在約1300～1400℃的溫度下進行退火來得到SOI結構的方法，SOI襯底10具有在單晶硅襯底3的上主面內按順序層疊了埋入氧化膜2和單晶硅層(以后稱為SOI層)1的結構。在此，埋入氧化膜2的厚度是0.05～0.5μm左右，SOI層1的厚度是0.05～0.3μm左右。
如圖1所示，由于在邊緣部處成為曲率大的曲面，故在為了形成埋入氧化膜2相對于主面從垂直方向進行的氧離子的注入時，氧離子變為傾斜地注入，有效的注入能量降低。其結果，在邊緣部處埋入氧化膜2和SOI層1的厚度變薄。此外，邊緣部表面不是平滑的表面，而是成為有凹凸的粗糙的表面。
在這樣的SOI襯底10的邊緣部注入硅(Si)離子。相對于SOI襯底10的直徑方向，在以300～400KeV的能量、1×1015/cm2～5×1015/cm2的劑量的條件下注入硅離子，從襯底表面到1μm左右的深度進行注入。
在此，在限定于只對邊緣部進行硅離子的注入的情況下，在SOI襯底10的上下主面上形成注入掩模即可。此外，在離子注入時，如果一邊使SOI襯底10圍繞中心旋轉一邊進行注入，則能在SOI襯底10的整個周邊上進行注入。
其結果，SOI襯底10的邊緣部的埋入氧化膜2成為富硅(siliconrich)的狀態，如圖2所述，可得到埋入氧化膜2實際上已消失的SOI襯底100。
再有，埋入氧化膜2在從SOI襯底10的邊緣部表面起的1μm左右的區域內消失，其結果，就不存在從SOI襯底10露出的埋入氧化膜2。
<A-2．特征的作用和效果>
如按照以上已說明的本發明的實施例1，則不發生下述問題例如伴隨SOI層1的薄膜化工序，邊緣部的SOI層1部分地被埋入氧化膜2和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
再有，本實施例對于為了吸取(getting)重金屬等的污染物質而在硅襯底3的邊緣部和下主面上形成多晶硅層的結構當然也是有效的。
<A-3．變形例1>
再有，在以上的說明中，以對一片SOI襯底10進行離子注入的例子進行了說明，但也可將多個SOI襯底10重疊起來，用一次離子注入工序來處理多個SOI襯底10。
即，如圖3所示，將多個SOI襯底10重疊起來，在最上部和最下部的SOI襯底10的主面上的中央部分上分別形成注入掩模MS，從邊緣部一側注入硅離子即可。
通過采用這樣的方法，可提高SOI襯底100的制造效率，同時在除最上部和最下部的SOI襯底10以外的SOI襯底10上沒有必要形成注入掩模MS，故可降低制造成本。
此外，由于通常離子束的尺寸比SOI襯底10的厚度大很多，故只對一片SOI襯底10進行注入其效率很低，但通過對多個SOI襯底10進行注入，可提高離子束的效率。
<A-4．變形例2>
此外，在以上的說明中，示出了從SOI襯底10的直徑方向進行離子束的注入的例子，但不僅可從直徑方向進行注入，也可從上主面方向進行注入。
即，如圖4所示，在SOI襯底10的上主面中，在不注入硅離子的部分上形成注入掩模，從直徑方向和上主面方向注入硅離子。
通過采用這樣的方法，不僅可使SOI襯底10的邊緣部的埋入氧化膜2消失，也可使中央部中的所希望的區域中的埋入氧化膜2消失。例如，可使從邊緣部的最前端部算起的1mm左右的內側的區域中的埋入氧化膜2消失。
再有，如果硅離子的注入深度比埋入氧化膜2的厚度(0.05～0.5μm左右)和SOI層1的厚度(0.05～0.3μm左右)的總和深，則可使埋入氧化膜2消失。
因而，例如在只通過從SOI襯底10的直徑方向的硅離子注入不能使所希望的區域中的埋入氧化膜2消失的情況下，本方法是有效的。
<B．實施例2>
使用圖5～圖10說明與本發明有關的半導體襯底的處理方法和半導體襯底的實施例2。
<B-1．處理方法>
首先，如圖5所示，在用CZ(Czochralski)法形成的硅襯底3的邊緣部處形成氧化膜8。在圖5中，形成了氧化膜8，使其覆蓋硅襯底3的邊緣部，在硅襯底3的上下主面的中央部形成了防止氧化的掩模MS1，未形成氧化膜8。
這里，這樣來形成氧化膜8，使其最大厚度部分的厚度大于以后在硅襯底3內形成的埋入氧化膜和SOI層的厚度的總和。這里，因為埋入氧化膜的厚度是0.05～0.5μm左右，SOI層1的厚度是0.05～0.3μm左右，所以氧化膜8的最大厚度部分的厚度為0.1～0.8μm左右。再有，氧化膜8是在900～1200℃左右的溫度條件下利用熱氧化法形成的。
其次，在除去了防止氧化的掩模MS1之后，如圖6所示，從硅襯底3的上主面一側進行氧離子的注入，利用SIMOX法在硅襯底3的內部和氧化膜8的內部形成埋入氧化膜2。再有，由于氧離子的注入條件和注入后的退火條件與實施例1中已說明的條件相同，故省略其說明。
再有，在氧化膜8內埋入氧化膜2與氧化膜8的區別不明確，不過是通過氧離子注入將埋入氧化膜2形成為一些富氧的區域，但在圖6中為了使結構變得明確，用虛線示出了埋入氧化膜2。
最后，通過使用氫氟酸等刻蝕液用濕法刻蝕除去氧化膜8，可得到圖7中示出的那種埋入氧化膜2直到邊緣部的最端部都與主面平行地存在的SOI襯底200。
<B-2．特征的作用和效果>
如按照以上已說明的本發明的實施例2，則由于成為埋入氧化膜2直到邊緣部的最端部都與主面平行地存在的結構，故不存在在埋入氧化膜2的上部形成薄的SOI層1的部分，不發生下述問題例如伴隨SOI層1的薄膜化工序，薄的SOI層1部分地被埋入氧化膜2和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
此外，在圖7中示出的SOI襯底200的邊緣部處改善了表面狀態，消除了凹凸部。這是因為，在硅襯底3的邊緣部處形成氧化膜8時，硅襯底3的表面被氧化，變為氧化膜8，由于除去該氧化膜8，故最終的SOI襯底200的邊緣部變得平滑。
再有，本實施例對于為了吸取重金屬等的污染物質而在硅襯底3的邊緣部和下主面上形成多晶硅層的結構當然也是有效的。在圖8中示出具有用于吸雜(getting)的多晶硅層4的SOI襯底200A。
在形成SOI結構之前的硅襯底3的邊緣部和下主面上形成多晶硅層4，從多晶硅層4的上部形成氧化膜8。因而，雖然隨著氧化膜8的形成，多晶硅層4的厚度也有一些減少，但由于在形成SOI結構之后并在除去了氧化膜8之后仍留下多晶硅層，故可得到圖8中示出的SOI襯底200A。
<B-3．變形例>
再有，在以上的說明中，以在硅襯底3的邊緣部處用熱氧化法形成氧化膜8的例子進行了說明，但也可如圖9中所示，形成TEOS(四乙基原硅酸鹽)的氧化膜(以后稱為TEOS膜)9。
圖9是對應于圖6的圖，示出了在硅襯底3的邊緣部處形成了TEOS膜9后，從硅襯底3的上主面一側進行氧離子的注入，利用SIMOX法在硅襯底3的內部和TEOS膜9的內部形成埋入氧化膜2的工序。
如圖9中所示，在TEOS膜9的內部埋入氧化膜2是彎曲的，但由于在硅襯底3內埋入氧化膜2與主面平行地存在，故如果除去TEOS膜9，則可得到與圖7中示出的SOI襯底200相同的結構。
再有，TEOS膜9是使用TEOS通過減壓CVD法在650～750℃的溫度條件下形成的氧化膜，是針孔少的優良的氧化膜。
此外，在形成TEOS膜9時，如圖10所示，如果將多個硅襯底3重疊起來，設置在減壓CVD裝置內，則由于只在最上部和最下部的硅襯底3的主面上分別形成防止氧化的掩模MS1即可，故與一片一片地形成防止氧化的掩模MS1的情況相比，可提高制造效率。
此外，通過形成氮化膜來代替TEOS膜9也可得到同樣的作用和效果。即，只要是下述那樣的絕緣膜，則什么樣的絕緣膜都可以，該絕緣膜能使硅襯底的邊緣部延長，實際上在其內部形成埋入氧化膜2的彎曲部分，由此防止在硅襯底3的邊緣部處形成埋入氧化膜2的彎曲部分。
<C．實施例3>
使用圖11～圖13說明與本發明有關的半導體襯底的處理方法和半導體襯底的實施例3。
<C-1．處理方法>
首先，如圖11所示，在用CZ法形成的硅襯底3的邊緣部和下主面上形成摻雜多晶硅層11。再有，在圖11中，在硅襯底3的上主面的中央部上形成防止形成多晶硅的掩模MS2，未形成摻雜多晶硅層11。在此，這樣來形成摻雜多晶硅層11，使其最大厚度部分的厚度大于以后在硅襯底3內形成的埋入氧化膜和SOI層的厚度的總和。在此，埋入氧化膜的厚度是0.05～0.5μm左右，SOI層1的厚度是0.05～0.3μm左右，摻雜多晶硅層11的最大厚度部分的厚度為0.1～0.8μm左右。
在用CVD法形成多晶硅層時，通過合并使用多晶硅層的材料氣體和含有雜質、例如磷或硼的氣體，利用在形成多晶硅層的同時導入雜質的in-situ(就地)摻雜來形成摻雜多晶硅層11即可。
其次，在除去了防止形成多晶硅的掩模MS2之后，如圖12所示，從硅襯底3的上主面一側進行氧離子注入，利用SIMOX法在硅襯底3的內部和摻雜多晶硅層11的內部形成氧注入區2A。再有，圖12示出了退火前的狀態。
其次，通過對形成了氧注入區2A的硅襯底3進行退火，使氧注入區2A的氧擴散，通過擴展氧化區域來形成埋入氧化膜2，同時使硅襯底3的結晶性復原，形成SOI層1。此時，由于摻雜多晶硅層11的氧化速率和硅襯底3的氧化速率的不同，在摻雜多晶硅層11內快速地進行氧化，如圖13所示，就能得到形成了到達摻雜多晶硅層11的邊緣部表面的厚的氧化膜12(保護氧化膜)的SOI襯底300。再有，摻雜多晶硅層與單晶硅的氧化速率是2比1左右。此外，由于氧離子注入的條件和注入后的退火條件與實施例1中已說明的條件相同，故省略其說明。
<C-2．特征的作用和效果>
如按照以上已說明的本發明的實施例3，如圖13所示，由于用氧化膜12來構成摻雜多晶硅層11的至少襯底的上主面一側的邊緣部，故不存在在埋入氧化膜2的上部形成薄的SOI層1的部分，不發生下述問題例如伴隨SOI層1的薄膜化工序，薄的SOI層1部分地被埋入氧化膜2和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
此外，在圖13中示出的SOI襯底300的邊緣部處改善了硅襯底3的表面狀態，消除了凹凸部。這是因為，在對摻雜多晶硅層11進行氧化時，硅襯底3的表面被氧化，變為氧化膜12。
再有，由于在硅襯底3的邊緣部和下主面上留下摻雜多晶硅層11，也可作為吸取重金屬等的污染物質的吸雜層來使用。
<D．實施例4>
使用圖14～圖16說明與本發明有關的半導體襯底的處理方法和半導體襯底的實施例4。
<D-1．處理方法>
首先，從用CZ法形成的硅襯底3的上主面一側進行氧離子注入(第1次注入)，形成第1氧注入區。其后，通過進行退火處理，在硅襯底3的內部形成埋入氧化膜2。再有，由于氧離子注入的條件和注入后的退火條件與實施例1中已說明的條件相同，故省略其說明。
其后，如圖14所示，在硅襯底3的上主面的中央部形成注入掩模MS，從硅襯底3的上主面一側注入氧離子(第2次注入)，在邊緣部的埋入氧化膜2的上部形成氧注入區。在此，氧離子的注入條件是，能量為50KeV、劑量為1×1018/cm2～2×1018/cm2。
其后，通過進行退火處理來促進氧化，通過從邊緣部的埋入氧化膜2的上部形成到達硅襯底3的表面的氧化膜13(保護氧化膜)，能得到圖15中示出的SOI襯底400。
再有，由于在形成埋入氧化膜2時和形成氧化膜13時的退火條件大致相同，故也可在進行了第1次和第2次氧離子注入后進行退火處理，同時形成埋入氧化膜2和氧化膜13。
<D-2．特征的作用和效果>
如按照以上已說明的本發明的實施例4，如圖15所示，由于用氧化膜13來構成SOI襯底400的上主面一側的邊緣部，故不存在在埋入氧化膜2的上部形成薄的SOI層1的部分，不發生下述問題例如伴隨SOI層1的薄膜化工序，薄的SOI層1部分地被埋入氧化膜2和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
此外，在形成氧化膜13時，由于與形成埋入氧化膜2的情況相同，使用離子注入法，用退火來進行氧化膜的生長，故沒有必要為了形成氧化膜13而使用特別的裝置，或附加特別的工序，可抑制制造成本的增加。
此外，在對埋入氧化膜2和氧化膜13分別進行不同的退火處理的情況下，各個氧化膜的厚度的控制性變得良好。
再有。本實施例對于為了吸取重金屬等的污染物質而在硅襯底3的邊緣部和下主面上形成了多晶硅層的結構當然也是有效的。在圖16中示出具有用于吸雜的多晶硅層4的SOI襯底400A。
<E．實施例5>
使用圖17～圖19說明與本發明有關的半導體襯底的處理方法和半導體襯底的實施例5。
<E-1．處理方法>
首先，從用CZ法形成的硅襯底3的上主面一側進行氧離子注入(第1次注入)，利用SIMOX法在硅襯底3的內部形成埋入氧化膜2。再有，由于氧離子注入的條件和注入后的退火條件與實施例1中已說明的條件相同，故省略其說明。
其后，如圖17所示，在真空中從上部對硅襯底3的邊緣部照射激光LB。在此，作為激光光源，例如使用Nd-YAG激光(波長1.06μm)，激光輸出定為3～5W(瓦)左右。此外，激光LB的光點直徑約為2～3μm。
如果照射上述那種條件的激光LB，則照射部分被熔融，SOI層1與埋入氧化膜2混合在一起，如圖18所示，可得到至少在襯底上主面一側的邊緣部處形成了熔融層14的SOI襯底500。
已判明該熔融層14的組成是比SiO2富硅的氧化膜，但由于關于由激光產生的硅與氧化硅膜的熔融現象仍屬于未知的領域，發明者的研究也尚未達到了解熔融層14的組成的程度，故將熔融層14的組成設為SiOx。
在此，為了使激光LB均勻地照射到硅襯底3的所有的邊緣部上，例如如圖19所示，將激光LB固定于邊緣部的一點，使硅襯底3沿箭頭A方向旋轉，在硅襯底3旋轉一周后，使激光LB的位置在箭頭B或C的方向上移動并使其固定，進行硅襯底3的旋轉。通過重復該動作，可使激光LB均勻地照射到硅襯底3的所有的邊緣部上。
再有，根據激光LB的強度及光點直徑的大小的不同，硅襯底3的旋轉次數不同，故對于每一點的照射時間也不同，但在上述的激光LB的照射條件下，已判明了，硅襯底3的熔融幾乎在一瞬間就完成。
<E-2．特征的作用和效果>
如按照以上已說明的本發明的實施例5，如圖18所示，由于用熔融層14來構成SOI襯底500的上主面一側的邊緣部，故硅襯底3的邊緣部的凹凸消失，同時不存在在埋入氧化膜2的上部形成薄的SOI層1的部分，不發生下述問題例如伴隨SOI層1的薄膜化工序，薄的SOI層1部分地被埋入氧化膜2和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
再有，一般都知道由激光進行的硅襯底的標記(marking)(為了區別硅襯底的印字)，但那不過是作為標記方法來進行識別，一般來說，對標記部分的組成的研究也是不充分的，況且，沒有存在利用激光來防止SOI襯底的顆粒的技術思想。
發明者等著眼于由激光進行的硅襯底的標記工序中的硅的蒸發和熔融現象，發現了通過對由硅層和氧化硅膜構成的2層結構照射激光，將硅層和氧化硅膜混合在一起，可形成比通常的氧化硅膜富硅的氧化膜。而且，根據該發現，獲得了使用由熔融得到的富硅的氧化膜來防止SOI襯底的顆粒那樣的技術思想。
再有，在本實施例中，就對SOI襯底照射激光來使埋入氧化膜2和SOI層1熔融的例子進行了說明，但由于只要是由硅層和氧化硅膜構成的2層結構，通過激光熔融都可得到富硅的氧化膜，故即使是在硅層上形成了氧化硅膜的結構，當然也可得到富硅的氧化膜。
在以上已說明的實施例1～5中，示出了有關防止由SIMOX法形成的SOI襯底中的顆粒產生的發明，而在以下示出的與本發明有關的實施例6～8中，示出有關防止由鍵合法形成的SOI襯底(鍵合SOI襯底)中的顆粒產生的發明。
<F．實施例6>
使用圖20～圖21說明與本發明有關的半導體襯底的處理方法和半導體襯底的實施例6。
<F-1．處理方法>
首先，如圖20所示，準備在硅襯底3的上主面上按順序層疊了襯底上氧化膜6和硅層7構成SOI結構的鍵合SOI襯底20。再有，鍵合襯底SOI襯底20是通過在硅襯底3的上主面上形成氧化膜，在其上鍵合另外的硅襯底，對該另外的硅襯底進行研磨，以達到規定的厚度，來得到SOI結構的。再有，襯底上氧化膜6的厚度為0.1～1.0μm左右，硅層7的厚度為0.1～0.3μm左右。在此，襯底上氧化膜6相當于埋入氧化膜，硅層7相當于SOI層。
然后，形成外延層15，使其覆蓋SOI襯底20的上主面一側的邊緣部、襯底上氧化膜6和硅層7。外延層15的形成，例如在1150～1200℃的溫度條件下，通過將SOI襯底20置于三氯硅烷(SiHCl3)氣體的氣氛中來進行。再有，預先在不希望形成外延層15的襯底下主面及襯底下主面一側的邊緣部處形成掩模。
在此，由于外延層15的生長速度為0.5～3.0μm/min，故達到覆蓋襯底上氧化膜6和硅層7的厚度所需要的時間為1分鐘左右。
其次，如圖21所示，通過研磨外延層15，使其在硅層7上實現平坦化，可得到用外延層15覆蓋了襯底上氧化膜6和硅層7的SOI襯底600。
<F-2．特征的作用和效果>
如按照以上已說明的本發明的實施例6，如圖21所示，由于用外延層15覆蓋了襯底上氧化膜6和硅層7的邊緣部，例如可防止在SOI層(硅層7)的薄膜化中的濕法刻蝕時襯底上氧化膜6部分地被除去以及其上部的硅層7部分地成為漂浮狀態，故可防止硅層7剝離而成為顆粒。
此外，即使在襯底上氧化膜6和硅層7的邊緣部的斜切處理不完全、變成凹凸部沿周緣為連續的那樣的平面視圖形狀的情況下，由于該凹凸部被外延層15所覆蓋，故可防止襯底上氧化膜6和硅層7在襯底的運送中剝離而成為顆粒的情況。
再有，在以上的說明中，示出了由于外延層15是結晶性良好的膜，故使其在硅層7的上部留下作為SOI層來利用的例子，但如果襯底上氧化膜6和硅層7已被覆蓋，則也可將其從硅層7的上部除去。
<G．實施例7>
使用圖22～圖23說明與本發明有關的半導體襯底的處理方法和半導體襯底的實施例7。
<G-1．處理方法>
首先，準備在硅襯底3的上主面上按順序層疊了襯底上氧化膜6和硅層7以構成SOI結構的鍵合SOI襯底20。
其后，如圖22所示，從上部對襯底上氧化膜6和硅層7的邊緣部照射激光LB。在此，作為激光光源，例如使用Nd-YAG激光(波長1.06μm)，激光輸出定為3～5W(瓦)左右。此外，激光LB的光點直徑約為2～3μm。
如果照射上述那種條件的激光LB，則照射部分被熔融，硅層7與襯底上氧化膜6混合在一起，如圖23所示，可得到襯底上氧化膜6和硅層7的邊緣部被熔融層16覆蓋的SOI襯底700。
再有，關于襯底上氧化膜6和硅層7的熔融現象，由于與實施例5中已說明的硅層和氧化硅膜的熔融現象相同，故省略其說明。
<G-2．特征的作用和效果>
如按照以上已說明的本發明的實施例，如圖23所示，由于用熔融層16來覆蓋SOI襯底700的襯底上氧化膜6和硅層7的邊緣部，例如可防止在SOI層(硅層7)的薄膜化中的濕法刻蝕時襯底上氧化膜6部分地被除去以及其上部的硅層7部分地成為漂浮狀態，故可防止硅層7剝離而成為顆粒。
此外，即使在襯底上氧化膜6和硅層7的邊緣部的斜切處理不完全、變成凹凸部沿周緣為連續的那樣的平面視圖形狀的情況下，由于該凹凸部被熔融層16所覆蓋，故可防止襯底上氧化膜6和硅層7在襯底的運送中剝離而成為顆粒的情況。
<H．實施例8>
使用圖24～圖27說明與本發明有關的半導體襯底的處理方法和半導體襯底的實施例8。
<H-1．處理方法>
首先，如圖24所示，在硅襯底3的上主面上形成襯底上氧化膜61，在其上鍵合硅襯底31。此時，使用比襯底上氧化膜61的平面方向的尺寸大的硅襯底31。因而，成為硅襯底31的邊緣部從襯底上氧化膜61的邊緣部以帽沿狀伸出的結構。再有，也可將襯底上氧化膜61和硅襯底31的平面方向的尺寸作成相同，在使兩者鍵合后，通過利用氫氟酸等濕法刻蝕來刻蝕襯底上氧化膜61的邊緣部，得到圖24中示出的結構。
其次，如圖25中箭頭所示，從硅襯底31的上部施加壓力，將硅襯底31的邊緣部折彎并使其與硅襯底3的表面接觸后，通過進行硅襯底31與硅襯底3的鍵合，如圖26所示，可得到用硅襯底31覆蓋襯底上氧化膜61的結構。再有，關于鍵合，由于使用加熱法等一般的技術，故省略其說明。
最后，通過將硅襯底31研磨到規定的厚度而作成硅層7，如圖27所示，可得到用硅層7覆蓋襯底上氧化膜61的SOI襯底800。
<H-2．特征的作用和效果>
如按照以上已說明的本發明的實施例，如圖27所示，由于用硅層7來覆蓋襯底上氧化膜61，例如可防止在SOI層(硅層7)的薄膜化中的濕法刻蝕時襯底上氧化膜61部分地被除去以及其上部的硅層7部分地成為漂浮狀態，故可防止硅層7剝離而成為顆粒。
<I．實施例9>
使用圖28～圖31說明與本發明有關的半導體襯底的處理方法和半導體襯底的實施例9。
<I-1．處理方法>
對于用CZ法形成的、在邊緣部具有凹凸的硅襯底3，如圖28所示，用滾輪研磨來研磨邊緣部的表面。所謂滾輪研磨，是通過一邊使在圓柱面上備有研磨材料的滾輪旋轉一邊使其與被加工物接觸來研磨該被加工物的方法，在本實施例中，通過使滾輪RO與硅襯底3的邊緣部接觸，來研磨該邊緣部。
關于研磨的程度，最好作成與硅襯底3的上主面相同的鏡面狀態，表面粗糙度定為5～10埃左右。
其次，如圖29所示，通過從硅襯底3的上主面一側進行氧離子注入，利用SIMOX法在硅襯底3的內部形成埋入氧化膜2，可得到邊緣部平滑的SOI襯底900。再有，由于氧離子注入的條件和注入后的退火條件與實施例1中已說明的條件相同，故省略其說明。
<I-2．特征的作用和效果>
如按照以上已說明的本發明的實施例9，由于在將硅襯底3的邊緣部作成鏡面狀態后，利用SIMOX法在硅襯底3的內部形成埋入氧化膜2，雖然存在在埋入氧化膜2的上部形成薄的SOI層1的部分，但因該部分的SOI層1的表面狀態是平滑的，故不發生下述問題例如伴隨SOI層1的薄膜化工序，薄的SOI層1部分地被埋入氧化膜2和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
<I-3．變形例>
在以上的說明中，示出了在形成埋入氧化膜2之前研磨硅襯底3的邊緣部的例子，但在形成了埋入氧化膜2之后研磨硅襯底3的邊緣部也能得到同樣的作用和效果。
即，如圖30所示，在邊緣部具有凹凸的硅襯底3內形成了埋入氧化膜2后，通過用滾輪研磨除去硅襯底3的邊緣部，可得到圖31中示出的那種埋入氧化膜2直到邊緣部的最端部都與主面平行地存在的SOI襯底900A。因而，不存在在埋入氧化膜2的上部形成薄的SOI層1的部分，不發生下述問題薄的SOI層1部分地被埋入氧化膜2和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
在以上已說明的與本發明有關的實施例1～9中，就在SOI襯底的邊緣部處具有凹凸的情況，或具有用于吸雜的多晶硅層的情況進行了說明，但本發明的適用范圍不限于SOI襯底，在體硅(bulksilicon)襯底中，在其邊緣部具有凹凸的情況，或具有用于吸雜的多晶硅層的情況下，如果來自邊緣部的顆粒成為問題，則通過應用本發明可防止產生顆粒。此外，即使是在邊緣部處沒有凹凸的SOI襯底，在因邊緣部的薄的SOI層或埋入氧化膜的存在而產生顆粒的問題的情況下，本發明也是有效的。
此外，雖然在以上已說明的與本發明有關的實施例1～9中省略了說明，但由本發明得到的SOI襯底不是在特定的半導體裝置的制造中使用的，通過在SOI層中制成MOS晶體管或雙極型晶體管等的半導體元件，當然可制造DRAM、SRAM、邏輯電路等所有的半導體裝置。
按照本發明的第1方面所述的半導體襯底的處理方法，由于在埋入氧化膜中的在邊緣部內形成的部分消失，故不發生下述問題例如伴隨SOI層的薄膜化工序，邊緣部的SOI層部分地被埋入氧化膜和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
按照本發明的第2方面所述的半導體襯底的處理方法，由于只通過來自1個方向的離子注入就使在邊緣部內形成的埋入氧化膜消失，故是高效率的，可抑制伴隨本發明的實施而導致的制造成本的增加。
按照本發明的第3方面所述的半導體襯底的處理方法，由于不僅能使在邊緣部內形成的埋入氧化膜消失，而且也能使在中央部中所希望的區域中的埋入氧化膜消失，故可得到在寬的范圍內不存在埋入氧化膜的區域。
按照本發明的第4方面所述的半導體襯底的處理方法，由于成為埋入氧化膜直到邊緣部的最端部都與主面平行地存在的結構，故在邊緣部處不存在在埋入氧化膜的上部形成薄的SOI層的部分，不發生下述問題例如伴隨SOI層的薄膜化工序，薄的SOI層1部分地被埋入氧化膜和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
按照本發明的第5方面所述的半導體襯底的處理方法，由于使所形成絕緣膜的最大厚度部分的厚度大于埋入氧化膜和SOI層的厚度的總和，故在絕緣膜內部形成埋入氧化膜的彎曲部，可防止在半導體襯底的邊緣部處形成埋入氧化膜的彎曲部。此外，由于該絕緣膜用熱氧化膜構成，故可簡便地得到絕緣膜，可抑制伴隨本發明的實施的制造成本的增加。
按照本發明的第6方面所述的半導體襯底的處理方法，由于使所形成絕緣膜的最大厚度部分的厚度大于埋入氧化膜和SOI層的厚度的總和，故在絕緣膜內部形成埋入氧化膜的彎曲部，可防止在半導體襯底的邊緣部處形成埋入氧化膜的彎曲部。此外，由于該絕緣膜用TEOS膜構成，故可得到針孔少的優良的絕緣膜。
按照本發明的第7方面所述的半導體襯底的處理方法，由于摻雜多晶硅層的氧化速率比半導體襯底的氧化速率大，故由保護氧化膜構成摻雜多晶硅層的至少一個主面一側的邊緣部，故在邊緣部處不存在在埋入氧化膜的上部形成薄的SOI層的部分，不發生下述問題例如伴隨SOI層的薄膜化工序，薄的SOI層部分地被埋入氧化膜和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
按照本發明的第8方面所述的半導體襯底的處理方法，由于使摻雜多晶硅層的邊緣部處的最大厚度部分的厚度大于埋入氧化膜和SOI層的厚度的總和，故在摻雜多晶硅層內部形成埋入氧化膜的彎曲部，用該彎曲部的氧對摻雜多晶硅層進行氧化，用保護氧化膜構成摻雜多晶硅層的至少一個主面一側的邊緣部。此外，通過在另一個主面上也形成摻雜多晶硅層，可起到吸雜層的功能。
按照本發明的第9方面所述的半導體襯底的處理方法，由于在邊緣部的至少一個主面一側，從其表面到內部形成保護氧化膜，故在邊緣部處不存在在埋入氧化膜的上部形成薄的SOI層的部分，不發生下述問題例如伴隨SOI層的薄膜化工序，薄的SOI層部分地被埋入氧化膜和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。此外，在保護氧化膜的形成時，由于與埋入氧化膜的形成同樣地使用離子注入法，利用退火進行氧化膜的生長，故沒有必要為了形成保護氧化膜而使用特別的裝置，或附加特別的工序，可抑制因本發明的實施而引起的制造成本的增加。
按照本發明的第10方面所述的半導體襯底的處理方法，由于通過不同的退火處理來形成埋入氧化膜和保護氧化膜，故各自的氧化膜的厚度的控制性變得良好。
按照本發明的第11方面所述的半導體襯底的處理方法，由于在邊緣部中的至少一個主面一側形成SOI層和埋入氧化膜混合在一起的熔融層，故邊緣部的凹凸消失，同時在邊緣部處不存在在埋入氧化膜的上部形成薄的SOI層的部分，不發生下述問題例如伴隨SOI層的薄膜化工序，薄的SOI層部分地被埋入氧化膜和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。可防止因顆粒的存在而引起的半導體元件的形成不良，進而可提高制造成品率。
按照本發明的第12方面所述的半導體襯底的處理方法，由于在襯底上氧化膜和SOI層的邊緣部處形成SOI層和襯底上氧化膜混合在一起的熔融層，例如可防止在SOI層的薄膜化中的濕法刻蝕時，襯底上氧化膜部分地被除去以及其上部的硅層部分地成為漂浮狀態，故可防止SOI層剝離而成為顆粒。此外，即使在襯底上氧化膜和SOI層的邊緣部的斜切處理不完全、變成凹凸部沿周緣為連續的那樣的平面視圖形狀的情況下，由于該凹凸部被熔融層所覆蓋，故可防止襯底上氧化膜和SOI層在襯底的運送中剝離而成為顆粒的情況。
按照本發明的第13方面所述的半導體襯底的處理方法，由于可得到用SOI層覆蓋襯底上氧化膜的、通過鍵合法形成的半導體襯底，例如可防止在SOI層的薄膜化中的濕法刻蝕時，襯底上氧化膜部分地被除去以及其上部的SOI層部分地成為漂浮狀態，故可防止SOI層剝離而成為顆粒。
按照本發明的第14方面所述的半導體襯底，由于在摻雜多晶硅層中的至少一個主面一側的邊緣部處用保護氧化膜來構成，故在邊緣部處不存在在埋入氧化膜的上部形成薄的SOI層的部分，不發生下述問題例如伴隨SOI層的薄膜化工序，薄的SOI層部分地被埋入氧化膜和為了薄膜化而形成的氧化膜所包圍，在除去該氧化膜時部分地被剝離而成為顆粒，漂浮在刻蝕液中。
按照本發明的第15方面所述的半導體襯底，可得到用于將在摻雜多晶硅層中的至少一個主面一側的邊緣部作成保護氧化膜的具體的結構，此外，通過在另一個主面上也形成摻雜多晶硅層，可使其起到吸雜層的功能。
權利要求
1．一種半導體襯底的處理方法，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，所述半導體襯底是用SIMOX法形成的SOI襯底，其特征在于具備在所述一個主面的表面內按順序層疊形成的埋入氧化膜和SOI層，通過在所述邊緣部中注入硅離子，使所述埋入氧化膜中的在所述邊緣部內形成的部分消失。
2．如權利要求1所述的半導體襯底的處理方法，其特征在于所述硅離子的注入包含從所述邊緣部一側向所述SOI襯底的直徑方向注入所述硅離子的工序。
3．如權利要求1所述的半導體襯底的處理方法，其特征在于所述硅離子的注入包含在所述一個主面的中央部中形成注入掩模，從所述SOI襯底的所述邊緣部一側和所述一個主面一側注入所述硅離子的工序。
4．一種半導體襯底的處理方法，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，其特征在于具備(a)形成絕緣膜以便覆蓋所述半導體襯底的所述邊緣部的工序；(b)從形成了所述絕緣膜的所述半導體襯底的所述一個主面一側進行氧離子注入，用SIMOX法在所述一個主面的表面內按順序層疊形成埋入氧化膜和SOI層的工序；以及(c)除去所述絕緣膜的工序，形成SOI襯底，在該SOI襯底中所述埋入氧化膜直到所述邊緣部的最端部都與主面平行地存在。
5．如權利要求4所述的半導體襯底的處理方法，其特征在于這樣來形成所述絕緣膜，使其最大厚度部分的厚度大于所述埋入氧化膜和所述SOI層的厚度的總和，所述工序(a)具有用熱氧化法形成熱氧化膜作為所述絕緣膜的工序。
6．如權利要求4所述的半導體襯底的處理方法，其特征在于這樣來形成所述絕緣膜，使其最大厚度部分的厚度大于所述埋入氧化膜和所述SOI層的厚度的總和，所述工序(a)具有用減壓CVD法形成TEOS膜作為所述絕緣膜的工序。
7．一種半導體襯底的處理方法，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，其特征在于，具備(a)形成摻雜多晶硅層以便覆蓋所述半導體襯底的所述邊緣部的工序；以及(b)從形成了所述摻雜多晶硅層的所述半導體襯底的所述一個主面一側進行氧離子注入，用SIMOX法在所述一個主面的表面內按順序層疊形成埋入氧化膜和SOI層，同時在所述摻雜多晶硅層中的至少所述一個主面一側從其表面到內部形成保護氧化膜的工序。
8．如權利要求7所述的半導體襯底的處理方法，其特征在于這樣來形成所述摻雜多晶硅層，使其在所述邊緣部的最大厚度部分的厚度大于所述埋入氧化膜和所述SOI層的厚度的總和，所述工序(a)具有在所述半導體襯底的所述另一個主面上也形成所述摻雜多晶硅層的工序。
9．一種半導體襯底的處理方法，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，其特征在于具備(a)從所述半導體襯底的所述一個主面一側進行全面的第1氧離子注入的工序；(b)從所述半導體襯底的所述一個主面一側對所述邊緣部有選擇地進行第2氧離子注入的工序；以及(c)通過退火處理，使利用所述第1和第2氧離子注入而被注入的氧離子擴散從而在所述中央部和所述邊緣部分別形成埋入氧化膜和保護氧化膜，同時在所述埋入氧化膜的上部形成SOI層的工序，在所述第2氧離子注入中將注入峰設定在比所述第1氧離子注入淺的位置上，在所述邊緣部的至少所述一個主面一側，從其表面到內部形成所述保護氧化膜。
10．如權利要求9所述的半導體襯底的處理方法，其特征在于所述工序(c)具有通過在所述工序(b)之前進行的第1退火處理形成所述埋入氧化膜和所述SOI層的工序以及通過在所述工序(b)之后進行的第2退火處理形成所述保護氧化膜的工序。
11．一種半導體襯底的處理方法，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，所述半導體襯底是用SIMOX法形成的SOI襯底，其特征在于具備在所述一個主面內按順序層疊形成的埋入氧化膜和SOI層，通過在真空中從上部對所述邊緣部照射激光，在所述邊緣部的至少所述一個主面一側形成所述SOI層和埋入氧化膜混合在一起的熔融層。
12．一種具備在一個主面上按順序層疊形成的襯底上氧化膜和SOI層的半導體襯底的處理方法，其特征在于通過在真空中從上部對所述襯底上氧化膜和所述SOI層的邊緣部照射激光，在所述邊緣部處形成所述SOI層和襯底上氧化膜混合在一起的熔融層。
13．一種半導體襯底的處理方法，其特征在于，具備(a)利用鍵合法在第1半導體襯底的主面上形成按順序層疊了襯底上氧化膜和外形尺寸比該襯底上氧化膜大的第2半導體襯底的層疊體的工序；(b)從上部將所述第2半導體襯底壓下，使在所述第1半導體襯底的主面的上部伸出的所述所述第2半導體襯底的主面密接在所述第1半導體襯底的主面上，利用鍵合法來接合所述第1和第2半導體襯底的工序；以及(c)將所述第2半導體襯底研磨到規定的厚度以形成SOI層的工序。
14．一種半導體襯底，該半導體襯底具有一個主面、其相對一側的另一個主面和側面部，所述一個主面中規定形成有源區的部分即中央部，所述一個主面中規定包含所述中央部的周邊區域和所述側面部的部分即邊緣部，其特征在于具備在所述一個主面內按順序層疊形成的埋入氧化膜和SOI層，具備在所述邊緣部處為覆蓋所述邊緣部而形成的摻雜多晶硅層，具備在所述摻雜多晶硅層中的至少所述一個主面一側從其表面到內部形成的保護氧化膜。
15．如權利要求14所述的半導體襯底，其特征在于這樣來形成所述摻雜多晶硅層，使其在所述邊緣部的最大厚度部分的厚度大于所述埋入氧化膜和所述SOI層的厚度的總和，也在所述另一個主面上形成所述摻雜多晶硅層。
全文摘要
提供防止從襯底邊緣部產生顆粒的半導體襯底的處理方法和半導體襯底。通過在SOI襯底10的邊緣部處相對于SOI襯底10的直徑方向注入硅離子,SOI襯底10的邊緣部的埋入氧化膜2成為富硅的狀態,作成在邊緣部處埋入氧化膜2實際上已消失的SOI襯底100。
文檔編號H01L21/02GK1223458SQ9811925
公開日1999年7月21日 申請日期1998年9月14日 優先權日1998年1月13日
發明者吉田佳子, 山口泰男, 成岡英樹, 巖松俊明, 木村泰広, 平野有一 申請人:三菱電機株式會社