專利名稱：半導體器件及其制作方法
技術領域：
本發明涉及一種半導體器件及其制作方法，特別是涉及這樣一種半導體器件及其制作方法，即在一個襯底上形成一個雙極晶體管，或在同一個襯底上形成一個雙極晶體管和一個互補MOS(CMOS)晶體管。
如
圖1所述，根據上述常規的半導體器件制作方法，在已經形成了一層n型掩埋層34和一層p型掩埋層35的p型硅襯底1上形成一層n型外延層36，之后，用LOCOS方法形成一層厚度為3000-6000埃的場氧化膜2。接著，形成雙極晶體管的n型阱區7，基區6和n型集電極引線區4，然后形成一層厚度為50-200埃的柵極氧化膜3。
隨后，如圖2所示，為了形成PMOS的柵電極12和NMOS的柵電極13，將在整個表面上形成的厚度為1500-2000埃的多晶硅層制出圖形。之后，淀積一層厚度為1000埃的氧化膜，且為了分別在柵電極12、13的側表面上形成側壁14、14’，進行各向異性的干法腐蝕。隨后，用離子注入的方法將劑量為5-9×1010cm-2的硼雜質摻入雙極晶體管的接枝基區15，PMOS晶體管的柵極12和PMOS晶體管的源、漏區16。同樣用離子注入的方法，將劑量為1-2×1016cm-2的砷雜質摻入NMOS晶體管的柵極13和NMOS晶體管的源、漏區17。磷也可作為n型摻雜。
接著，如圖3所示，在整個表面上已生長的厚度為1000-2000埃的氧化膜18中形成發射極接觸孔(開孔)19。然后，在整個表面上形成一層厚度為1500-2000埃的多晶硅層。之后，用離子注入的方法，將劑量為1-2×1016cm-2的砷雜質摻入多晶硅層。然后為了形成雙極晶體管的發身極20，將多晶硅層制作出圖形。之后，進行熱處理，伎砷從發射極20。的多晶硅層擴散到基區6，從而形成發射區22。
其次，如圖4所示，在通過上述工藝已形成的各元件上淀積層間絕緣層23，并在其中形成接觸孔(開孔)24。其后，在接觸孔24中形成鎢或同類材料的柱塞25，并形成各金屬布線26，這樣就完成了半導體器件的制作。
在上述方法中，如果n型外延層36的雜質濃度取其低值(約1-5×1015cm-2)，而且連接于集電極引線區4且含高濃度雜質的n型掩埋層34設置在n型外延層的下面，那么，不僅可以降低雙極晶體管的集電極電阻，而且還可以防止雙極晶體管耐壓的降低。然而，為了形成各掩埋層，這種方法需要光刻工藝和熱處理工藝，且需要處延工藝。因此，它的缺點是制作成本必然增高。作為解決這個問題的方法，k、Ishimaru等人(“國際電子器件會議”，1995年673頁)曾提出一種制作方法。這種方法不需要掩埋層的形成工藝和外延生長工藝。
下面將參照圖5至圖8來說明所提出的制作方法。
首先，如圖5所示，用LOCOS方法在p型硅襯底上形成一層厚度為3000-6000埃的場氧化膜2，然后，生長一層厚度為50-200埃的柵氧化膜3。接著，為了形成雙極晶體管的n型集電極引線區4、掩埋集電區5和基區6，PMOS晶體管的n型阱區7以及NMOS晶體管的p型阱區9，用具有圖形的光刻膠(未示出)作為掩模進行離子注入，光刻膠的圖形是用光刻工藝制成的。增加用于形成掩埋集電區5的n型雜質的摻雜劑量可以降低雙極晶體管的集電極電阻。
其后，如圖6所示，為了形成PMOS晶體管的柵極12和NMOS晶體管的柵極13，對在整個表面上生長的厚度為1500-2000埃的多晶硅層進行腐蝕，接著，淀積厚度為1000埃的氧化膜。然后為了分別在柵極12和13的側面形成側壁14和14’進行各向異性的干法腐蝕。之后，用離子注入的方法，將劑量為5-9×1010cm-2的硼雜質摻入雙極晶體管的接枝基區15，PMOS晶體管的柵極12和源區及漏區16。再用離子注入的方法，將劑量為1-2×1016cm-2的砷摻入NMOS晶體管的柵極13和源及漏區17。磷也可以作為n型雜質。
接著，如圖7所示，在氧化膜18中形成發射極接觸19，該厚度為1000-2000埃的氧化膜是生長在整個表面上的。然后在整個表面上再生長厚度為1500-2000埃的多晶硅。然后，用離子注入的方法，將劑量為1-2×1016cm-2的砷雜質注入到多晶硅中，并且為了形成雙極晶體管的發射極20，將多晶硅層制作出圖形。之后，為了激活離子注入的雜質，在氮氣氣氛中，在850-900℃溫度下進行熱處理。這時砷從雙極晶體管的發射極20的多晶硅層擴散到基區6，以形成發射區22。
其后，如圖8所示，在上述工序中形成的各元件上淀積層間絕緣層23，并形成接觸孔24。之后，形成鎢或同類材料的柱塞25，并形成各金屬布線26，從而完成了半導體器件的制作。
根據上述制作方法，為了降低集電極電阻，需要增加形成掩埋集電區5的摻雜濃度。然而，如圖9所示，雜質摻雜量的增加引起與高濃度的p型雜質擴散區(雙極晶體管的接枝基區15)接觸的區域中施主濃度的增加，致使分布電容增加，耐壓降低。
如上所述，在常規制作方法中，如果雙極晶體管的集電極電阻增加，制作步數就要增加，并引起分布電容的增加和耐壓的降低。
本發明的目的在于提供一種半導體器件的制作方法。這種方法可以減少制作的步數而不降低雙極晶體管的性能。
根據本發明，為了達到上述目的，提供一種具有雙極晶體管的半導體器件的制作方法，包括以下步驟將第二導電類型的雜質摻入第一導電類型的半導體襯底中，形成雙極晶體管的掩埋集電區。
將第一導電類型雜質摻入掩埋集電區的一部分，其劑量低于第二導電類型的雜質劑量，形成低濃度的第二導電類型的雜質區。
在本發明的方案中，與雙極晶體管基區相通的接枝基區與低濃度的第二導電類型雜質區相鄰。低濃度的第二導電類型雜質區可以在基區形成之后形成。
在本發明的方案中，向低濃度的第二導電類型雜質區摻入第一導電類型的雜質，形成雙極晶體管的基區和與之相通的接枝基區。
在本發明的方案中，雙極晶體管的掩埋集電區是在將第二導電類型的雜質摻入半導體襯底的區域而不是雙極晶體管的區域時形成的，形成用于形成MOS晶體管的第二導電類型阱區。
在本發明的方案中，雙極晶體管的低濃度的第二導電類型雜質區是在將第一導電類型的雜質摻入半導體襯底的區域而不是雙極晶體管的區域時形成的，形成用于形成MOS晶體管的第一導電類型的阱區。
根據本發明，提供一種具有雙極晶體管和CMOS晶體管的半導體器件的制作方法，包括以下步驟將第二導電類型雜質摻入第一導電類型的半導體襯底，形成雙極晶體管的掩埋集電區，第二導電類型的雜質摻入半導體襯底的第一區域而不是雙極晶體管的區域，形成用于形成CMOS晶體管的第一個MOS晶體管的第二導電類型的阱區；將劑量低于第二導電類型雜質劑量的第一導電類型雜質摻入掩埋集電區一部分，形成雙極晶體管的低濃度的第二導電類雜質區，第一導電類型的雜質摻入半導體襯底的第二區域而不是雙極晶體管的區域，形成用于形成CMOS晶體管的第二MOS晶體管的第一導電類型的阱區。
本發明還提供一種具有雙極晶體管的半導體器件，包括第一導電類型的半導體襯底；與雙極晶體管基區相通的接枝基區；在雙極晶體管掩埋集電區中形成的低濃度的第二導電類型區，伎其鄰接接枝基區。
其中，低濃度的第二導電類型雜質可以鄰接基區，且CMOS晶體管可以形成在該半導體襯底上。
根據本發明，通過降低雙極晶體管接枝基區下部分的雜質濃度，基區和集電區之間的電容可以減小，因而可以達到電路快速運行和節電的目的。
圖1是第一已有技術的工序剖面圖；圖2是表示第一已有技術的后續工序剖面圖；圖3是表示第一已有技術的后續工序剖面圖；圖4是表示第一已有技術的后續工序剖面圖；圖5是第二已有技術的剖面圖；圖6是表示第二已有技術的后續工序剖面圖；圖7是表示第二已有技術的后續工序剖面圖；圖8是表示第二已有技術的后續工序剖面圖；圖9是表示沿圖8C-C’線載流子濃度分布的曲線；圖10是表示本發明實施例1的工序的剖面圖；圖11是表示本發明實施例1的后續工序的剖面圖；圖12是表示本發明實施例1的后續工序剖面圖；圖13是表示本發明實施例1的后續工序剖面圖；圖14是表示本發明實施例1的后續工序剖面圖；圖15是表示沿圖14A-A’線的載流子濃度分布曲線；圖16是表示集電極與基極之間的電容隨硼的摻雜濃度變化的曲線；
圖17是表示本發明實施例2的后續工藝剖面圖；圖18是表示本發明實施例2的后續工藝剖面圖；圖19是表示本發明實施例2的后續工序剖面圖；圖20是表示本發明實施例2的后續工序剖面圖；圖21是表示本發明實施例2的后續工序剖面圖；圖22是表示本發明實施例2的后續工序剖面圖；圖23是表示沿圖22B-B’線載流子濃度分布的曲線；圖24是表示集電極和基極之間電容隨硼摻雜濃度變化的曲線。
下面將參照附圖來說明本發明的優選實施例。(實施例1)根據本發明實施例1制作半導體器件的方法中，如圖10所示，首先用LOCOS方法在p型硅襯底1上形成3000-6000埃的場氧化膜2，然后生長一層50-200埃的柵氧化硅膜。接著進行離子注入工藝，在該工藝中，以通過光刻工藝制有圖形的光刻膠層(圖中未示出)作為掩模注入磷、硼或同類雜質，從而形成雙極晶體管的n型集電極引線區4，掩埋集電區5和基區6，以及PMOS晶體管的n型阱區7。
之后，如圖11所示，為了形成將NMOS晶體管的區域8和p型阱區9分開的元件，用光刻膠(圖中未示出)作掩模進行硼的離子注入。同時，為了補償掩埋集電區5的雜質濃度，將硼摻入雙極晶體管的基區6的一部分，從而形成低施主濃度的n型雜質區10。
接著，如圖12所示，為了形成PMOS晶體管的柵極12和NMOS晶體管的柵極13，對已在整個表面生長的厚度為1500-2000埃的多晶硅層進行腐蝕。之后，淀積一層厚度為1000埃的氧化硅膜，然后為了分別在柵極12和13的側表面形成側壁14和14’，進行各向異性的干法腐蝕處理。接著，將劑量為5-9×1015cm-2的硼離子注入到雙極晶體管的接枝基區15和PMOS晶體管的柵極12和源、漏區16。進而，將劑量為1-2×1016cm-2的砷離子注入到NMOS晶體管的柵極13和源、漏區17。磷也可作為n型雜質。
隨后，如圖13所示，在氧化硅膜中形成發射極接觸孔(開孔)19，氧化硅膜是在整個表面上生長的，厚度為1000-2000埃，然后在整個表面上生長一層厚度為1500-2000埃的多晶硅層。之后，將劑量為1-2×1016cm-2的砷離子注入到多晶硅層中，然后為了形成雙極晶體管的發射極20，將多晶硅層20制出圖形。
接著，為了激活摻入的雜質，在氮氣氣氛中，在850-900℃的溫度下進行熱處理。這時，砷從雙極晶體管的發射極21的多晶硅層擴散到基區6以形成發射區22。
隨后，如圖14所示，在上述工序中形成的各元件上淀積層間絕緣膜23，并在層間絕緣膜23中形成接觸孔(開孔)24。之后，在接觸孔中形成鎢或同類材料的柱塞25，并形成金屬布線26，從而獲得了半導體器件。
在實施例1中，在接枝基區15的下邊區域摻入硼，借此降低施主的濃度，從而降低接枝基區15與掩埋集電區5之間的結電容。
圖16是表示集電極和接枝基區之間的結電容隨硼的摻雜濃度的變化曲線。這時掩埋集電區5的形成條件是磷的離子注入能量為900KeV，劑量為3×1014cm-2，硼摻入接枝基區的能量為330KeV。由圖16明顯看出，當硼的摻雜劑量增加時，結電容減小。在摻硼的同時也形成p型阱區9，因此在考慮到NMOS的閾值電壓隨襯底電壓的增加而增加這一事實之后，必須取適當的硼摻雜濃度。(實施例2)圖17至22是表示根據本發明實施例2的半導體器件的制作方法的工序剖面圖。
首先，如圖17所示，用LOCOS方法在p型硅襯底上形成厚度為3000-6000埃的場氧化膜，然后形成厚度為50-200埃的柵氧化硅膜3。接著，用光刻工藝制出圖形的光刻膠作為掩模進行離子注入，從而形成n型集電極引線區4，然后用相同的光刻工藝和相同的離子注入工藝形成PMOS晶體管的n型阱區7和掩埋集電區27。
隨后，如圖18所示，為了形成具有低施主濃度的n型雜質區10，用光刻膠作為掩模(未示出)將硼離子注入到雙極晶體管的、要形成基區的區域28。離子注入硼也是為了形成隔離區8和p型阱區9。
接著，如圖19所示，為了形成PMOS晶體管的柵極12和NMOS晶體管的柵極13，對在整個表面上生長的厚度為1500-2000埃的多晶硅層進行腐蝕。之后，淀積一層厚度為1000埃的氧化硅膜，并且為了分別在柵極12和13的側面形成側壁14和14’進行各向異性的干法腐蝕。接著，將劑量為5-9×1015cm-2的硼離子注入到PMOS晶體管的柵極12和源、漏區16。再將劑量為1-2×1016cm-2的砷離子注入到NMOS晶體管的柵極13和源、漏區17。
隨后，如圖20所示，在氧化硅膜中形成基極接觸孔(開孔)29，氧化硅膜是在整個表面上形成的，其厚度為1000-2000埃。然后在整個表面上形成厚度為1500-2000埃的多晶硅層30。接著，將劑量為5-10×1015cm-2的硼摻入整個多晶硅層，然后再在整個表面上淀積一層厚度為1500-2000埃的氮化硅膜31，之后制成圖形以形成基極32。
接著，如圖21所示，為了形成發射極接觸孔(開孔)19，對氮化物膜31和基極32的多晶硅層30進行腐蝕。之后，在整個表面上淀積一層厚度為1000-1500埃的氮化硅膜，然后為了在發射極接觸孔19的內壁的側面上，即基極32的內壁的側面上形成側壁33，進行各向異性的干法腐蝕。之后，為了形成基區6，通過發射極接觸孔19，將劑量為3-7×1010cm-2的硼摻入襯底1。接著劑量為1-2×1016cm-2的砷摻入在整個表面已形成的厚度為1500-2000埃的多晶硅層中，然后為了形成發射極21制出圖形。接著進行熱處理，伎硼和砷從基極32和發射極21分別擴散到襯底1，從而形成接枝基區15和發射區22。
隨后，如圖22所示，在上述工序中已形成的各元件上淀積層間絕緣膜23，并形成接觸孔(開孔)24。之后，形成鎢或同類材料的柱塞25，并形成金屬布線26，從而獲得了半導體器件。
在實施例2中，如圖23所示，為了降低施主濃度，對掩埋集電區27的n型雜質濃度進行補償，因而降低了接枝基區和掩埋集電極之間的結電容。圖24是表示集電區和接枝基區之間的結電容隨硼摻雜劑量(離子注入能量為300KeV)的變化曲線，這時，為了形成掩埋集電區27，摻磷的條件是(1)注入能量為900KeV，劑量為3×1014cm-2，(2)注入能量為100KeV，劑量為4×1010cm-2，(3)注入能量為30KeV，劑量為7×1012cm-2。
根據實施例2，分布電容減小的方式與實施例1的相同。而且，由于是在形成掩埋集電區之后，在形成基區6的區域中形成低濃度的n型雜質區，所以，即伎掩埋集電區27和n型阱區7是用相同的光刻工藝和相同的離子注入工藝形成的，也不難適當設定基區6中的雜質分布。因此，與實施例1相比，制作步數可以減少，因為可以同時形成掩埋集電區27和n型阱區7。
在上述實施例中，不用說，即伎改變摻雜雜質的導電類型，常規制作方法中存在的問題也可以得到解決。
權利要求
1.一種具有雙極晶體管的半導體器件的制作方法，包括以下步驟將第二導電電類型的雜質摻入第一導電類型的半導體襯底中，形成雙極晶體管的掩埋集電區；將第一導電類型的雜質摻入掩埋集電區的一部分，其濃度低于第二導電類型雜質的濃度，形成低濃度的第二導電類的雜質區。
2.如權利要求1的半導體器體的制作方法，其中，與雙極晶體管基區相通的接枝基區毗鄰于低濃度的第二導電類型的雜質區。
3.如權利要求2的半導體器件的制作方法，其中，在形成基區之后再形成低濃度的第二導電類型的雜質區。
4.如權利要求1的半導體器件的制作方法，其中，將第一導電類型的雜質摻入低濃度的第二導電類型的雜質區，形成雙極晶體管的基區和與之相通的接枝基區。
5.如權利要求1的半導體器件的制作方法，其中，掩埋集電區是在將第二導電類型的雜質摻入半導體襯底的區域而不是雙極晶體管的區域時形成的，形成用于形成MOS晶體管的第二導電類型的阱區。
6.如權利要求1的半導體器件的制作方法，其中，低濃度的第二導電類型的雜質區是在將第一導電類型的雜質摻入半導體襯底的區域而不是雙極晶體管的區域時形成的，形成用于形成MOS晶體管的第一導電類型的阱區。
7.具有一個雙極晶體管和CMOS晶體管的半導體器件的制作方法，包括以下步驟將第二導電類型的雜質摻入第一導電類型的半導體襯底中，形成雙極晶體管的掩埋集電區，同時第二導電類型的雜質摻入半導體襯底的第一區域、而不是雙極晶體管的區域，形成用于形成CMOS晶體管的第一個MOS晶體管的第二導電類型的阱區，將濃度低于第二導電類型的第一導電類型的雜質摻入掩埋集電區的一部分，形成低濃度的第二導電類型雜質區，同時第一導電類型的雜質摻入半導體襯底的第二區域而不是雙極晶體管的區域，形成用于形成CMOS晶體管的第二個MOS晶體管的第一導電類型的阱區。
8.一種具有雙極晶體管的半導體器件，包括第一導電類型的半導體襯底；與雙極晶體管基區相通的接枝基區；在雙極晶體管的掩埋集電區中形成的低濃度的第二導電類型的雜質區，使其鄰近接枝基區。
9.如權利要求8的半導體器件，其中，低濃度的第二導電類型的雜質區鄰近基區。
10.如權利要求8的半導體器件，其中，CMOS晶體管在同一個襯底上形成。
全文摘要
在一種半導體器件的制作方法中,首先形成雙極晶體管的掩埋集電區,然后為了形成具有低施主濃度的區域(10),將硼離子注入到至少接枝基區的下半部分中,從而減小雙極晶體管集電區和基區之間的電容,以便達到電路快速運行的目的。
文檔編號H01L21/8249GK1202729SQ9811511
公開日1998年12月23日 申請日期1998年4月15日 優先權日1997年4月15日
發明者吉田宏 申請人:日本電氣株式會社