用于驗證通孔開通的檢驗圖形結構的制作方法

專利名稱：用于驗證通孔開通的檢驗圖形結構的制作方法
技術領域：
本發明涉及一種用于驗證形成在具有多層布線的半導體基片上的通孔開通的檢驗圖形結構。
在按12531/’92號臨時公告中，公開的日本專利申請中，披露了一種用于驗證在半導體基片上是否正確地形成通孔的檢驗圖形結構。

圖11是示意表示在該專利申請中披露的先有檢驗圖形結構的斷面圖。
參照圖11，該先有檢驗圖形結構包含在形成在半導體基片101上的下(較低)層上彼此鄰近形成的一個以上的布線線條102、形成在半導體基片101上覆蓋布線線條102的作為內層的絕緣膜，形成在內層絕緣膜103上的抗蝕劑圖形層104以及通孔105，該通孔的底部形成有臺階105a，其橫交布線線條102和在二布線線條102之間的內層絕緣膜103。
通過利用掃描電子顯微鏡觀測該通孔105，以確認通孔105是否正確地形成，通孔105的底部是否到達布線線條102的表面，當觀測到在由于布線線條102形成的亮部和由于臺階105a形成的暗部之間有反差時，就做出肯定的判斷。
因此，當利用掃描電子顯微鏡觀測通孔105時，利用是否觀察到亮暗反差就可識別通孔105是否正確地形成。
圖12是表示光有檢驗圖形結構的另一實例的斷面圖，其中包含有在形成在半導體基片201上的較低層上彼此鄰近的一個以上的布線線條202、形成在半導體基片201上覆蓋布線線條202的內層絕緣膜203、在內層絕緣膜203上形成的抗蝕劑圖形層204、通孔205；通孔的底部形成有臺階205a橫交至少一個布線線條202和在各布線線條102之間的內層絕緣膜203。
在圖12所示的檢驗圖形結構中，當通孔205是這樣一種狀態即通孔的底部可以橫交至少其中一個布線線條202和在各布線線條202之間的內層絕緣膜203時，與圖11所示的檢驗圖形結構一樣，當利用掃描電子顯微鏡觀測通孔時，利用是否觀察到有亮暗反差就可以確認通孔205是否正確地形成。
因此，為了這個目的在該先有技術中，通孔的直徑最好設計成使其大于各布線線條之間的間距。
然而，近來半導體電路的集成度變得越來越高，并且現在正在制定半導體器件的各種相關標準化規則，例如布線線條寬度和間隔。
例如，在SIA(半導體工業協會)的文獻第98頁上題為“對于半導體的國家技術線路圖”中列出一“表22互連設計的基本規則和設想”表示了各鋁布線線條的設計規則，其中0.35微米級規則的器件中的布線線條寬度、布線線條間隔和通孔尺寸分別限定為0.4微米、0.6微米和0.4微米。此外，根據該文獻設想，另外0.1微米級規則的器件中的布線線條寬度、布線線條間隔和通孔尺寸分別為0.11微米、0.16微米和0.11微米。
因此，根據上述標準，用于驗證通孔開通的檢驗圖形結構中的通孔底可以不按如在圖11中所示的先有檢驗圖形結構中的橫截兩個布線線條來設計。
此外，要使形成的檢驗圖形結構中的通孔底部橫交至少一個布線線條和它們之間的內層絕緣膜(例如在圖12所示的先有檢驗圖形結構中)也是十分困難的。因為通孔尺寸變得十分微小以及對于形成通孔的定位精度受到限制，以及通孔底部可能不是橫截兩方而是一方或為布線線條或為內層絕緣膜。即使通孔底部可以橫截布線線條和內層絕緣膜兩方，它們中的一方的橫截部分經常可能變得遠小于另一方。在這種情況下，當利用掃描電子顯微鏡觀測通孔時，可能觀測不到亮暗對比，因而，即使通孔是正確形成的，該通孔也可能被認為未充分開通構成。
因此，為了防止根據先有檢驗圖形結構產生不良結構的通孔，為了形成良好通孔，需要高精度定位。
此外，存在的另一問題是，當用于觀測通孔的掃描電子顯微鏡的電子束未垂直入射到通孔底部時，由于將電子束形成的陰影誤認為由于內層絕緣膜形成的暗部，不良構成的通孔可能被看作為正確形成的。
由于這種原因，電子束未垂直入射到通孔底部，可以認為其原因是例如掃描電子顯微鏡的電子板未充分調節或者在半導體基片中產生翹曲。半導體基片中的翹曲在布線圖形形成過程中是或多或少易于產生的，因為在布線圖形形成過程之前，在基片制備的過程中經常已進行了高速熱處理例如光源加熱(lamp-annear)法處理。
此外，當通孔的形狀比(深度對寬度比)變得比較大時，可能入射的電子束不會到達通孔底部，導致更不便于使電子束垂直入射到通孔底部。聯系到這種情況，在上述文件中，通孔的形狀比對于0.35微米級規則的器件限定為2.5到4.5，對于另外0.1微米級規則的器件設想為5.2到9。
無論在哪一種情況下，當電子束未垂直入射到通孔底部時，都需要重新調整掃描電子顯微鏡的電子槍，并且需要重新調整操作已是降低通孔開通驗證效率的原因之一。
因此，本發明的主要目的是提供一種檢驗圖形結構，借此，無需對檢驗圖形結構中構成的通孔進行高精度定位，就能驗證形成的通孔是否正確地開通。
本發明的另一目的是提供一種用于通孔開通驗證的檢驗圖形結構，其中用于觀測通孔的掃描電子顯微鏡的電子束是否垂直入射到通孔底部可以易于檢測。
為了實現發明目的，本發明的用于驗證通孔開通的檢驗圖形結構包含形成在半導體基片上的檢驗布線線條，該基片中的通孔開通是需驗證的；形成在半導體基片上以覆蓋檢驗布線線條的絕緣膜；以及一對通孔，每個形成在檢驗布線線條的一端，所述通孔每個距沿檢驗布線線條的寬度方向的檢驗布線線條的中心線彼此相反形成小的偏移，所述每個定位的通孔底部橫截檢驗布線線條和絕緣膜兩方。
因此，即使當由于定位偏差該對通孔距預期位置按一定偏差形成時，即使限制通孔直徑使其短于布線線條間隔時，成對通孔中的至少一個通孔的底部可以橫截檢驗布線線條和絕緣膜兩方。
此外，僅當在這對通孔中的每一通孔底部中的檢驗布線線條的尺寸彼此相同時，當利用掃描電子顯微鏡測通孔時，在電子束垂直入射到該對通孔底部的條件下，對于這對通孔中的每一通孔可觀察到相同的亮暗對比。因此，通過將該對通孔的各通孔之間的亮暗對比進行比較，根據本發明可以易于確認電子束是否垂直入射到成對通孔的底部。
本發明的用于驗證通孔開通的另一個檢驗圖形結構包含一個以上的檢驗布線線條，它們按第一間距以順序方式分布形成在半導體基片上，該基片中的通孔開通是需驗證的；形成在半導體基片上的絕緣膜，以覆蓋所述一個以上的檢驗布線線條；以及數對通孔，按與第一間距不同的間距順次分布，每對通孔對應于所述一個以上檢驗布線線條中的一個布線線條，每對通孔中的每一通孔形成在所述一個以上檢驗布線線條中相應的每一端上；所述每一通孔其位置在所述一個以上檢驗布線線條中對應的一個布線線條的寬度方向的所述一個以上檢驗布線線條中對應的一個布線線條的中心線彼此相反形成小的偏移，以及所述每一通孔底部的位置橫截所述一個以上檢驗布線線條中對應的一個布線線條和絕緣膜兩方。
因此，當觀測各成對通孔中任一側所述通孔之間的亮暗對比差別時，可以更可靠地確認通孔的正確構成，消除由于傾斜的電子束形成的陰影引起的對亮暗對比的錯誤識別。
本發明的用于驗證通孔開通的再一種檢驗圖形結構包含在比該檢驗布線線條的布線層要低的布線層處的附加檢驗布線線條，所述附加檢驗布線線條其位置使成對通孔中的一個通孔的底部當該對通孔被過分腐蝕時會橫截該檢驗布線線條和附加布線線條。
因此，通過利用掃描電子顯微鏡觀測成對通孔～，由于當通孔被過分腐蝕時在所述成對通孔中的一個通孔中觀察不到亮暗對比，可以易于檢測出通孔的過分腐蝕。
通過分析如下的說明書部分、提出的權利要求和附圖，將會使本發明的上述的、其它的目的、特征和優點變得更加明顯，其中代表相同或對應的部分使用相同的標號。
在附圖中圖1A和圖1B是表示根據本發明第一實施例的檢驗圖形結構的構成順序的斷面圖；圖2是表示圖1B中的檢驗圖形結構的上表面的平面圖；圖3是表示通過利用掃描電子顯微鏡觀察的圖1B中所示檢驗圖形結構1中的亮暗對比的平面圖；圖4是表示第一實施例中的另一種檢驗圖形結構11的平面圖；圖5是表示通過利用掃描電子顯微鏡觀察的圖4中的檢驗圖形結構的每對通孔17之間的亮暗對比的差別的平面圖；圖6是表示當成對通孔17’按與檢驗布線線條13’平行的方式構成時所觀察到亮暗對比的差別的平面圖；圖7A和7B是表示根據本發明第二實施例的檢驗圖形結構21的構成順序的斷面圖；圖8是表示當圖7B中的檢驗圖形結構21中的通孔26a和26b正確地構成時所觀察到的亮暗對比的差別的平面圖；圖9是表示當圖7B中的檢驗圖形結構21中的通孔26a和26b被過分腐蝕時形成的亮暗對比的斷面圖；圖10是表示當通孔26a和26b被過分腐蝕時觀察到的亮暗對比的差別的平面圖；圖11是表示現有技術的檢驗圖形結構的一個實例的斷面圖；以及圖12是表示現有技術的檢驗圖形結構的另一實例的斷面圖。
下面結合附圖介紹本發明的各實施例。
圖1A和1B是表示根據本發明第一實施例的適用于成對通孔開通驗證～的檢驗圖形結構的構成順序的斷面圖，圖2是表示圖1B中所示檢驗圖形結構的上表面的平面圖。
如在圖1B中所示，用于成對通孔開通驗證的檢驗圖形結構1包含在要用于一對通孔6開通驗證的半導體基片2上構成的檢驗布線線條3。檢驗布線線條3與在半導體器件2上構成的集成電路(在圖上未表示)的連線同時構成，不過因其不是為數很多的集成電路，所以它可以在半導體基片2上的任何一處。
此外還包含有形成在檢驗布線線條3的絕緣膜4和形成在絕緣膜4上的抗蝕劑圖形層5。正如由圖1A和1B以及圖2中看到的，對于一個檢驗布線線條3形成一對通孔6，使得它們的底部橫截檢驗布線線條3和絕緣層4，同時使得每對通孔6位于線條3的每一端處，它們沿線條3的寬度方向的中心線彼此相反產生小的偏移。
根據通孔6的直徑和通孔6的定位精度來確定通孔6的底部與檢驗布線線條3的重疊面積的大小，或者檢驗布線線條3在通孔6的底部中的尺寸大小。例如，當定位0.5微米直徑的通孔6以提供按照±0.1微米的定位精度達到0.3微米的重疊區域時，重疊區域就會變為0.2到0.4微米。因此，每個通孔6的重疊區域不可能是相同的。
關于通孔6的直徑，最好按時在那些用于在半導體基片2上構成的集成電路的通孔中一最小的通孔相同的通孔來設計。當檢驗圖形1中的通孔6的構成具有與集成電路中的最小通孔相同的尺寸時，在集成電路中的其它通孔也可看作為最差是按檢驗圖形1中的通孔6的相同條件構成的。因此，當通過觀察檢驗圖形1中的通孔6，來確認通孔6是否開通正確形成時，可以驗證集成電路中的各通孔是否開通，正確形成。
下面介紹構成檢驗圖形1的過程。
首先，除了集成電路以外將檢驗布線線條3形成在半導體基片2上的預期位置處，如圖1A中所示。然后在檢驗布線線條3上形成絕緣膜4，膜的表面通過內腐蝕處理或CMP(化學機械拋光)處理形成平整表面。然后，除了以后其中要構成一對通孔的區域，抗蝕劑圖形層S形成在絕緣薄4上。然后通過將抗蝕劑圖形層5用作掩膜對絕緣膜進行蝕刻，最終形成一對通孔6。這樣就完成了檢驗圖形1。
通常，當構成通孔時，使絕緣膜4輕微過腐蝕，此后，通孔6底部處的絕緣膜也被腐蝕，直到一比檢驗布線線條3的上表面稍低的位置止，在檢驗布線線條3的上表面和在一對通孔6底部的絕緣膜4的表面之間形成一臺階6a。當利用掃描電子顯微鏡觀測因此構成的檢驗圖形結構1時，如圖3中所示可以觀察到在由于檢驗布線線條3形成的亮部和由于臺階6a形成的暗部之間的亮暗對比。
正如前面介紹的，在根據該實施例的檢驗圖形結構1中的檢驗布線線條3的兩端形成的成對通孔6中的每一個距布線線條3沿寬度方向的中心線彼此相反形成小的偏移。因此，當因為產生與預期位置的定位偏差，該對通孔6形成在一定偏差范圍內時，該對通孔6中的至少一個的底部橫截檢驗布線線條3和絕緣膜4兩者，即使通孔的直徑被限制而短于布線線條間隔。因此，在該實施例的檢驗圖形結構1中，無需該成對通孔6的高精度定位，就可易于驗證該對通孔6是否開通正確地形成。
此外，僅當通孔6中的每一個通孔6底部處的檢驗布線線條3的尺寸彼此相同時，在利用掃描電子顯微鏡觀測時，在電子束垂直入射到該對通孔6底部的條件下，對于每對通孔6才會觀察到相同的亮暗對比。因此，通過對每對通孔6之間的亮暗對比進行比較，就可易于確認電子束是否垂直入射到該對通孔底部。因此，還可以防止錯誤識別，即通過將～由于電子束的陰影引起的暗亮對比誤認為由布線線條表面暴露于該對通孔6的底部形成的亮暗對比，錯認通孔開通是正確形成的。
在如下的段落中，將參照圖4結合圖1A、1B到圖3介紹檢驗圖形結構1的另一種應用，圖4是表示用于驗證通孔開通的檢驗圖形結構11上表面的平面圖。
參閱圖4，一個以上的檢驗布線線條13按一定間距順序分布方式形成，每一布線線條形成有一通孔對17，即通孔16a和16b。此外，在這種應用中，以與圖1中檢驗圖形結構1相似的方式，設計通孔16a和16b的底部使之橫截檢測布線線條13和絕緣膜14。此外在每個通孔對17中，每個通孔16a和16b位于在對應的檢驗布線線條13的每一端或其附近，距相關檢驗布線線條13的寬度方向的中心線彼此相反形成小的偏移。
各通孔對17還沿與檢驗布線線條13相同的方向以順序方式分布，按照固定的或與各檢驗布線線條13的間距稍有不同的間距分布。在圖4所示的實例中，各通孔對17形成的間距稍大于各檢驗布線線條13的間距。這里，最好各通孔對17中的一對的中心設計時令其與對應的檢驗布線線條13的中心相同。
檢驗布線線條13、對應的通孔對17的通孔16a和16b、絕緣膜14、抗蝕劑圖形層(在圖中未表示)或在通孔16a和16b的底部上的臺階(在圖中未表示)中的每一個其構成方式均與結合檢驗圖形結構1所介紹的相似，不再重復介紹。
然而，在圖4所示的檢驗圖形結構11中，檢驗布線線條13和左側通孔16a的底部的重疊區域的尺寸每個按彼此不同的方式構成。因此，當利用掃描電子顯微鏡觀測左側通孔16a時，在掃描電子顯微鏡的電子束垂直入射到通孔底部的條件下，保證會觀察到由于重疊區域的尺寸不同在各左側通孔16a中間的亮/暗對比比率的差別。如圖5中所示，對于右側通孔16b情況相同。
因此，通過觀測在各左側通孔16a或右側通孔16b之間的亮暗對比的差別，可以保證確認通孔的正確結構，不會發生對由于傾斜的電子束形成的陰影引起的亮暗對比的錯誤識別。
此外，在圖4所示的檢驗圖形結構11中，以與圖1所示檢驗圖形結構相同的方式，每一通孔(16a、16b)位于在對應布線線條13的每一端或其附近，距沿相關檢驗布線線條13的寬度方向的中心線以彼此相反方式形成小的偏移。
由于倘若各通孔的直徑等于或小于檢驗布線線條13’的寬度，某些通孔的開通部分可能完全形成在檢驗布線線路13’上，如果如在圖6中所示各通孔的定位沒有偏移如通孔16a’和16b’，導致不能觀察到亮暗對比。
下面，介紹本發明的第二實施例。
圖7A和7B是表示根據本發明的第二實施例的用于通孔的開通驗證的檢驗圖形結構21的構成順序的斷面圖。
如在圖7B中所示，在檢驗圖形結構21中形成兩個布線層27和28。較低的布線層27包含形成在半導體基片22上用于驗證一對通孔26a和26b的第一檢驗布線線條23a和為覆蓋第一檢驗布線線條23a形成的第一絕緣膜24a。第一檢驗布線線條23a與集成電路中的較低布線層27中的各連線同時形成，該集成電路(在圖上未表示)形成在半導體器件22上，但該布線線條23a不是為數很多的集成電路，故其可以設計成形在半導體基片22上的任一位置處。較高布線層28包含第二檢驗布線線條23b，其以與第一檢驗布線線條23a相似的方式與較高布線層28中的線路分開單獨形成，以及包含為覆蓋第二布線線條23b形成的第二絕緣膜24b。抗蝕劑圖形層25形成在較高布線層28上。
通孔對中之一例如通孔26a其定位是這樣的，即當通孔被過腐蝕時，該孔底部橫截第一檢驗布線線條23a和第二檢驗布線線條23b。每個通孔(26a，26b)最好這樣設計，即，使在每一通孔(26a，26b)的底部中每一第二檢驗布線線條23b的尺寸是彼此相同的。
下面介紹檢驗圖形結構21的構成順序的細節。
首先，如在圖7A中所示在半導體基片22上形成第一檢驗布線線條23a。第一檢驗布線線條23a不是為數很多的集成電路，并且可以由一種導電材料例如多晶硅形成在半導體基片22的表面上的任一位置。然后，通過形成第一絕緣膜24a以覆蓋第一檢驗布線線條23a從而完成第一布線層27，利用內腐蝕法或CMP方法使該層平整。然后，在第一絕緣膜24a上形成第二檢驗布線線條23b，以及形成第二絕緣膜24b，并且以與形成第二布線層28如上所述的相同方式使之平整，接著以后要形成通孔26a和26b的位置以外在第二絕緣膜24a上形成抗蝕劑圖形層25。然后，利用作為蝕刻掩膜的抗蝕劑圖形層25通過蝕刻第二絕緣膜24b構成通孔26a和26b，最終得到如在圖7B中所示的檢驗圖形結構21。
所述的檢驗圖形結構21包含兩個布線層27和28。然而，布線層的數目并不局限于二，當需要時可以用更多數目的布線層。
當利用掃描電子顯微鏡觀測檢驗圖形結構21時，當兩個通孔26a和26b的底部橫截第二檢驗布線線條23b和第二絕緣膜24b時，如圖8中所示，其中第一檢驗布線線條23a未暴露，對于通孔26a和26b兩者觀測到相同的亮暗對比。
另一方面，當在檢驗圖形結構21的構成處理中各通孔被過分腐蝕時，通孔26a的底部達到第一檢驗布線線條23a的表面，如在圖9中的斷面所示。因此，當利用掃描電子顯微鏡觀測通孔26a和26b時，如在圖10中的檢驗圖形結構21的平面圖所示，其中第一檢驗布線線條23a的表面由在通孔26a的底部中與第二檢驗布線線條23b中的對應部分不同的另一光(亮)區代表，在通孔26a中觀測不到亮暗對比。
如上所述，在不同的兩層中形成至少兩個檢驗布線線條，使得一對通孔的其中之一例如通孔26a的底部，當在其構成處理中被過分腐蝕時，其位置可能橫截第一檢驗布線線條23a和第二檢驗布線線條23b。因此，當通孔被過分腐蝕時，由于通過利用掃描電子顯微鏡觀測檢驗圖形結構21中的該對通孔26a和26b時在通孔26a中沒有觀察到亮暗對比，可以易于檢測到通孔的過份腐蝕。
如前所述，根據本發明的用于驗證通孔開通的檢驗圖形結構包含一對通孔，每一通孔其構成距沿相關檢驗布線線條的寬度方向的中心線彼此相反形成小的偏移。這樣該對通孔的一個通孔底部的一部分重疊在相關檢驗布線線條的表面上。因此，當構成一對通孔時，無須利用高精度定位就能易于驗證通孔是否開通正確形成，由于該對通孔中的某孔底部其位置可能橫截相關檢驗布線線條和絕緣膜兩者，即使該對構成的通孔距到相關檢驗布線線條的預期位置存在某一偏差。
此外，通過確認成對通孔之間的亮暗對比之差別或者各對通孔中的各某側通孔之間的亮暗對比之差別，可以易于檢測電子束是否垂直入射到通孔的底部。
再者，通過在一比包含基本檢驗布線線條和絕緣膜的布線層低一些的布線層形成附加的布線線條，采用的方式為成對通孔中的一個孔可以橫截基本檢驗布線線條和附加檢驗布線線條，根據本發明的檢驗圖形結構，當通孔被過分腐蝕時，也可以易于驗證各通孔的過分腐蝕。
權利要求
1.一種驗證通孔開通的檢驗圖形結構；所述檢驗圖形結構包含形成在半導體基片上的檢驗布線線條，該基片中的通孔開通是需驗證的；形成在半導體基片上用以覆蓋該檢驗布線線條的絕緣膜；以及一對通孔，每個形成在檢驗布線線條其中的一端，每個所述通孔其位置距沿檢驗布線線條的寬度方向的檢驗布線線條的中心線彼此相反形成小的偏移，以及將每個所述通孔底部定位使其橫截檢驗布線線條和絕緣膜兩者。
2.如在權利要求1中所述的用于驗證通孔開通的檢驗圖形結構，其特征在于成對通孔中的每一通孔設計成使它們的底部與檢驗布線線條重疊的區域是彼此相同的。
3.一種用于驗證通孔開通的檢驗圖形結構，所述檢驗圖形結構包含一個以上形成在半導體基片上的檢驗布線線條，各布線線條按第一間距順序分布，該基片中的通孔開通是需驗證的。形成在半導體基片上以覆蓋所述一個以上檢驗布線線條的絕緣膜；以及多對通孔，按與第一間距不同的第二間距順序分布，每對通孔對應于所述一個以上的檢驗布線線條中的一個檢驗布線線條，多對通孔中的每一通孔形成在所述一個以上檢驗布線線條中對應的一個檢驗布線線條的一端，所述每一通孔其位置距沿所述一個以上檢驗布線線條中對應的一個檢驗布線線條的寬度方向的對應的所述一個以上檢驗布線線條的中心線彼此相反形成小的偏移；以及將每一所述通孔的底部定位使其橫截所述一個以上檢驗布線線條中對應的一個檢驗布線線條和絕緣膜。
4.如在權利要求1中所述的用于驗證通孔開通的檢驗圖形結構，其特征在于一對通孔中的每一通孔設計成使它們的底部與所述一個以上布線線條中對應的一個布線線條重疊的區域是彼此相同的。
5.如在權利要求1中所述的用于驗證通孔開通的檢驗圖形結構，其特征在于所述檢驗圖形結構還包含一在比檢測布線線條的布線層低一些的布線層處的附加檢驗布線線條，所述附加檢驗布線線條其位置為當通孔被過分腐蝕時使該對通孔中的一個通孔會橫截檢驗布線線條和附加布線線條。
6.如權利要求3所述的用于驗證通孔開通的檢驗圖形結構，其特征在于所述檢驗圖形結構還包含一在比所述一個以上檢驗布線線條中的布線層低的布線層處的附加檢驗布線線條，所述附加檢驗布線線條其位置為當多對通孔被過分腐蝕時，使多對通孔中之一對中的一個通孔會橫截所述一個以上檢驗布線線條中對應的一個檢驗布線條和該附加布線線條。
全文摘要
一種檢驗圖形結構,利用它無需對通孔高精度定位就能驗證通孔是否正確地開通,本發明的檢驗圖形結構包含:形成在半導體基片(2)上的檢驗布線線條(3),形成在半導體基片(2)上以覆蓋檢驗布線線條的絕緣膜(4);以及一對通孔(6),每個形成在檢驗布線線條(3)的一端,所述通孔(6)的位置每個距沿檢驗布線線條(3)的寬度方向的中心線彼此相反形成小的偏移;以及所述通孔(6)的底部橫截檢驗布線線條(3)和絕緣膜(4)。
文檔編號H01L21/66GK1198006SQ98108239
公開日1998年11月4日 申請日期1998年3月7日 優先權日1997年3月7日
發明者木下靖 申請人:日本電氣株式會社