專利名稱：制作雙電壓金屬氧化物半導體晶體管的方法
技術領域：
本發明涉及一種金屬氧化物半導體(Metal Oxide Semiconductor；MOS)晶體管的制作，特別是涉及一種雙電壓金屬氧化物半導體晶體管的制作。
目前在深次微米的應用上有朝向于雙操作電壓的傾向。由于通道長度的刻度縮小，使得核心元件的操作電壓低于輸出與輸入元件的操作電壓。然而，目前的制作工藝所面臨的主要障礙來自于元件在高電壓與低電壓下的運行結果無法同時令人滿意。尤其是高電壓元件常無法符合可靠性的要求。
圖1A至圖1E是傳統雙電壓金屬氧化物半導體晶體管的制作流程圖。請參照圖1A，起始材料為具有輕摻雜(約5×1014到1×1016原子/立方厘米)的<100>硅基底100。在硅基底100上欲形成有源區與場區。可在硅基底100上覆蓋一層厚的氧化物，利用區域氧化(Local Oxidation)工藝選擇性地氧化場區102。或選擇另一種方法，以淺溝渠隔離(shallowtrenchisolation)的技術限定有源區。n井可以利用光掩模覆蓋于p型基底100而露出預定n井的區域，再將n型摻雜物注入p型基底100而制得。
請參照圖1B，在基底100上成長第一個柵極氧化層。再經由部分蝕刻該柵極氧化層，只在欲形成高電壓n型金屬氧化物半導體(High Voltage n-typeMetal Oxide Semiconductor；HV NMOS)的基底表面上留下柵極氧化層。此柵極氧化層為104a。接著進行另一個柵極氧化層的形成工藝，以生成一柵極氧化層106。其覆蓋第一個柵極氧化層104a以及欲形成低電壓n型金屬氧化物半導體(Low Voltage n-type Metal Oxide Semiconductor；LV NMOS)的部分硅基底100表面。因此，高電壓NMOS的柵極氧化層是由第一個柵極氧化層104a與覆蓋其上的柵極氧化層106共同組成的。所以，其厚度大于低電壓NMOS柵極氧化層的厚度。
請參照圖1C，以化學氣相沉積法(CVD)將厚度約為0.1-0.3μm的多晶硅沉積于整個基底100之上。基于均一性、純度與經濟的考慮，選擇以低壓化學氣相沉積(LPCVD)的方法作為沉積多晶硅的主要技術。接著，以光掩模保護要形成柵極的區域，在光致抗蝕劑曝光與顯影之后，將多晶硅層蝕刻，例如利用干式蝕刻。于是在HV NMOS形成一柵極108,LV NMOS形成一柵極110。通常HV NMOS的柵極108的長度比LV NMOS的柵極110的長度寬。
由于目前漏極結構MOS的通道長度趨于越來越小，嚴重的熱載子效應將會造成無法接受的性能變壞。為了克服這一問題，另一個替代的漏極結構---輕摻雜漏極(LDD)為較好的選擇。由于圖1D只繪示出NMOS，因此只敘述NMOS LDD的制作工藝。
請參照圖1D，繪示NMOS LDD結構的形成圖。首先利用光致抗蝕劑掩模覆蓋PMOS，再藉由至少二次的離子注入方式以形成HV MOS與LVMOS的漏極。而該二次離子注入的方法在柵極側壁的間隙壁形成前與形成后進行。請參照圖1D，繪示第一次離子注入自動對準柵極108與110，其滲透柵極氧化層106與第一個柵極氧化層104a，而分別形成HV MOS與LVMOS的輕摻雜區112與114。對NMOS器件優選的是劑量約為1-5×1014原子/立方厘米的磷元素或砷元素。
請參照圖1E，繪示厚度約為0.08-0.10μm的柵極側壁間隙壁120。形成間隙壁120的優選制作工藝包括在基底100之上沉積一層硅化物并回蝕刻，然后在HV MOS與LV MOS的漏極區注入重摻雜以低電阻區域122。而此低電阻區域122則與低摻雜區122合并。對NMOS器件而言，此注入的劑量約為1×1015原子/立方厘米的磷元素或砷元素。
因此，本發明的主要目的在于提供一種雙電壓金屬氧化物半導體晶體管的制作方法，使得能滿足HV MOS與LV MOS晶體管的性能要求。
為實現上述目的，本發明提出一種形成雙電壓金屬氧化物半導體晶體管的方法，其中，具有輕微摻雜漏極結構的HV MOS與LV MOS已形成在一硅基底的有源區上。此方法的步驟包括在高電壓金屬氧化物半導體晶體管之外形成一光致抗蝕劑層，其后進行一大角度傾斜離子注入以形成緩沖層，并且使其重疊于高電壓金屬氧化物半導體晶體管的輕摻雜區之上，最后再除去光致抗蝕劑。
為使本發明的上述目的、特征、和優點能更明顯易懂，下面特舉一優選實施例，并配合附圖作詳細說明。附圖中圖1A至圖1E繪示一傳統的雙電壓金屬氧化物半體導晶體管的制造流程的剖面圖；以及圖2A至圖2F繪示依照本發明的優選實施例的雙電壓金屬氧化物半導體晶體管制造流程的剖面圖。
請參照圖2A，優選的起始材料為具有輕摻雜(約5×1014至1×1016原子/立方厘米)的<100>硅基底200。在硅基底200上欲形成有源區與場區。可在硅基底200上覆蓋一層厚的氧化物，利用區域氧化(Local Oxidation)工藝選擇性地氧化場區202。另一種方法是以淺溝渠隔離(shallow trench isolation)的技術限定有源區。互補式金屬氧化物半導體的技術不論是對n通道或是p通道晶體管而言，均需在相同的基底上制作，而相對應的井區也在此基底上形成。由于本發明以p型淺摻雜基底為優選的實施例，在此，至少應制作一n井(未顯示)。以光致抗蝕劑掩模覆蓋p基底200而露出預定的n井區域，再利用離子注入的方式將高濃度的n型摻雜注入于基底200，而其摻雜的濃度必須足以補償相對應的基底摻雜。所以，n井摻雜的最佳濃度約高于p型基底200的5-10倍。雙電壓n型金屬氧化物半導體晶體管的結構與制作為此雙電壓金屬氧化物半導體晶體管的優選實施例。而雙電壓n型金屬氧化物半導體晶體管則可在p型基底、n型基底的p井或雙井基底的p井上形成。
請參照圖2B，在p井注入的光致抗蝕劑掩模剝除之后，在基底200成長第一個柵極氧化層。此氧化層的形成通常是通過干式氧化法在氯氣的環境下進行。其后，進行臨限電壓調整注入。優選的實施例是以能量約為50-100KeV，注入劑量約為1×1012-1×1013原子/立方厘米下的含硼離子，例如，BF2+，而此條件下硼可穿透第一個柵極氧化層，但由于硼離子無法得到足夠的能量，所以無法滲透至場氧化層202。在許多制作工藝中，也有在基底上先形成一先驅柵極氧化層，再透過該先驅柵極氧化層進行一注入后，將該先驅柵極氧化層剝除，并再成長一柵極氧化層。此優選實施例是將第一個柵極氧化物經由部分蝕刻，只在欲形成HV NMOS的基底表面上留下柵極氧化層。此柵極氧化層為204a。接著進行另一個柵極氧化層的形成工藝，以生產一柵極氧化層206，覆蓋第一個柵極氧化層204a以及欲形成LV NMOS的部分硅基底200表面。因此，HV NMOS的柵極氧化層是由第一個柵極氧化層204a與重疊其上的柵極氧化物206共同組成的。故其厚度高于LV NMOS的柵極氧化層的厚度。
請參照圖2C，以化學氣相沉積法(CVD)將厚度約為0.1-0.3μm的多晶硅層沉積于整個基底200之上。多晶硅沉積的優選實施例是將硅烷在溫度范圍約為580-650℃條件下裂解。基于均一性、純度與經濟的考慮，選擇以低壓氣相沉積法(LPCVD)作為沉積多晶硅的主要技術。傳統LPCVD系統的制作工藝通常包括三個程序。首先在總壓為0.3-1乇(torr)下通入100％的硅烷(SiH4)，其次在相近的壓力下以氮氣輸入25％的硅烷，最后在垂直流動的等溫反應器中在壓力約為1乇下通入以氫氣稀釋的25％的硅烷。以低壓氣相沉積法沉積多晶硅后，在后續的制作工藝中，再以離子注入將雜質摻雜其中。接著限定該柵極結構的圖形。將光致抗蝕劑曝光、顯影后以光致抗蝕劑掩模保護待形成柵極的區域后，再將多晶硅層進行蝕刻(干式蝕刻為優選的實施例)，于是在HV NMOS形成一柵極208,LV NMOS處形成一柵極210。通常HV NMOS的柵極208的柵極長度比LV NMOS的柵極的長度210寬。
由于目前漏極結構MOS所具有的通道長度越作越小，嚴重的熱載子效應將會造成無法接受的性能惡化。為了克服這一個問題，另一個替代的漏極結構-輕摻雜漏極(LDD)是優選的方式。由于圖2D只繪示出NMOS，因此只敘述NMOS LDD的制作工藝。請參照圖2D，繪示NMOS LDD結構的形成圖。首先，利用光致抗蝕劑掩模覆蓋PMOS，再藉由至少二次的離子注入方式以形成HV MOS與LVMOS的漏極。而此兩次離子注入的方法分別在側壁間隙壁形成前與形成后進行。此外，HV NMOS的漏極更進一步通過另一個注入的制作工藝，以形成一緩沖層。
請參照圖2D，進行自動對準柵極208與210的第一次離子注入制作工藝，滲透柵極氧化層206與第一個柵極氧化層204a，而分別形成HV MOS與LV MOS的輕摻雜區212與214。與NMOS器件的優選實施例是劑量約為1-5×1014原子/立方厘米的磷元素或砷元素。
請參照圖2E，以光致抗蝕劑掩模覆蓋基底200，但裸露出已形成的HVNMOS。光致抗蝕劑掩模216的制作方法依照傳統的步驟包括涂底、涂布、軟烤、曝光、顯影和剝除。而后，再以大角度傾斜離子注入的技術，在次微米的金屬氧化物半導體場效應晶體管上形成漏極。此技術較為簡單，且提供結構的控制與器件在執行上的改善。大角度傾斜離子注入是使用一大的傾斜角度與目標晶圓在一個位置上旋轉，無需將晶圓移開于旋轉盤的技術。其注入的優選實施例是以約為15-60。的角度，1×1012-1×1015原子/立方厘米的劑量。在二次植進之間將晶圓旋轉，可使得在柵極208之下的緩沖層的滲透摻雜的結果相對稱。形成HV NMOS的緩沖層218的摻雜可為磷，注入的能量范圍約在30-100KeV，或為砷，注入的能量范圍約在100-300KeV。大角度傾斜離子注入的技術可在柵極208之下，任意控制欲形成的緩沖層深度與其摻雜的濃度而無需使用擴散的步驟。由于HV NMOS的緩沖層218使電場的效應降低，因此改善熱電子效應所造成的退化。
請參照圖2F，繪示在光致抗蝕劑掩模216移除之后，柵極側壁間隙壁220的形成圖。優選的側壁間隙壁厚度約為0.08-0.15μm。其優選的制作工藝包括在基底200之上沉積硅化層后進行回蝕刻，再以高劑量的摻雜分別注入于HV NMOS與LV NMOS的漏極區以形成低電阻區222。而此低電阻區222也與輕摻雜區合并。對NMOS而言以約為1×1015原子/立方厘米劑量的砷或磷進行注入較好。
根據以上的簡述，HV MOS器件上的緩沖層218在間隙壁220與深摻雜區222形成之前形成。然而，由于緩沖層218是以大角度傾斜離子注入的技術制得，因此只要增加注入的能量，此注入制作工藝也可在間隙壁形成之后進行。所以，這些程序在執行時順序可以相反。亦即，可先形成間隙壁220與深摻雜區222之后再形成緩沖層218。
另外，由于HV NMOS的緩沖層218重疊輕摻雜區212，因此可將形成輕摻雜區212的步驟省去以簡化制作工藝。
雖然已結合一優選實施例揭露了本發明，但是其并非用以限定本發明，本領域的技術人員在不脫離本發明的精神和范圍內，可作出各種更動與潤飾，因此本發明的保護范圍應當由后附的權利要求限定。
權利要求
1．一種制作雙金屬氧化物半導體晶體管的方法，其中，一預定高電壓金屬氧化物半導體晶體管的一第一多晶硅柵極與一預定低電壓金屬氧化物半導體晶體管的一第二多晶硅柵極已形成于一基底的一有源區上，該方法包括下列步驟進行一第一離子注入，以在該基底中、該第一多晶硅柵極與該第二多晶硅柵極之外形成多個輕摻雜區；形成一光致抗蝕劑層，暴露出該預定的高電壓金屬氧化物半導體晶體管；進行一第二離子注入，以形成多個緩沖層與該高電壓金屬氧化物半導體晶體管的這些輕摻雜區重疊，其中該第二離子注入是采用一大角度傾斜技術；去除該光致抗蝕劑層；在該第一多晶硅柵極的側壁形成一第一間隙壁與在該第二多晶硅柵極的側壁形成一第二間隙壁；以及進行一第三離子注入，以在該第一間隙壁與該第二間隙壁之外的該基底中形成多個重摻雜的源極與漏極區域。
2．如權利要求1所述的方法，其中該大角度傾斜技術所用的角度范圍約為15-60度，所用的劑量約為1×1012-1×1015原子/立方厘米。
3．如權利要求2所述的方法，其中該高電壓金屬氧化物半導體晶體管上的這些緩沖層的摻雜包括砷，注入的能量約為100-300KeV。
4．如權利要求2所述的方法，其中該高電壓金屬氧化物半導體晶體管上的這些緩沖層的摻雜包括磷，注入的能量約為30-100KeV。
5．一種形成雙金屬氧化物半導體晶體管的方法，其中具有多個輕摻雜漏極結構的一高電壓金屬氧化物半導體晶體管與一低電壓金屬氧化物半導體晶體管已形成于一基底的有源區上，該方法包括下列步驟形成一光致抗蝕劑層，暴露出該高電壓金屬氧化物半導體晶體管；進行一大角度傾斜離子注入，以形成多個緩沖層，與該高電壓金屬氧化物半導體的這些輕摻雜區重疊；以及去除該光致抗蝕劑層。
6．如權利要求5所述的方法，其中該大角度傾斜離子所用的角度范圍約為15-60度，劑量約為1×1012-1×1015原子/立方厘米。
7．如權利要求6所述的方法，其中該高電壓金屬氧化物半導體晶體管上的這些緩沖層的摻雜包括砷，注入的能量約為100-300KeV。
8．如權利要求6所述的方法，其中該高電壓金屬氧化物半導體晶體管上的這些緩沖層的摻雜包括磷，注入的能量約為30-100KeV。
9．一種形成多金屬氧化物半導體晶體管的方法，其中具有多個輕摻雜漏極結構的一第一高電壓金屬氧化物半導體晶體管、一第二高電壓金屬氧化物半導體晶體管與一低電壓金屬氧化物半導體晶體管已形成于一基底的一有源區之上，該方法包括下列步驟形成一第一光致抗蝕劑層，暴露出該第一高電壓金屬氧化物半導體晶體管；進行一第一大角度傾斜離子注入，以形成多個第一緩沖層，其與該第一高電壓金屬氧化物半導體晶體管的多個輕摻雜區重疊；去除該第一光致抗蝕劑層；形成一第二光致抗蝕劑層，暴露出該第二高電壓金屬氧化物半導體晶體管；進行一第二大角度傾斜離子注入，以形成多個第二緩沖層，其與該第二高電壓金屬氧化物半導體晶體管的多個輕摻雜區重疊；以及去除該第二光致抗蝕劑層。
10．如權利要求9的述的方法，其中該第一高電壓的操作電壓高于該第二高電壓的操作電壓；以及該第一大角度傾斜離子注入的劑量高于該第二大角度傾斜離子注入的劑量。
11．如權利要求9的述的方法，其中該第一高電壓的操作電壓低于該第二高電壓的操作電壓；以及該第二大角度傾斜離子注入的劑量高于該第一大角度傾斜離子注入的劑量。
12．一種形成雙層金屬氧化物半導體晶體管的方法，該方法包括下列步驟提供一基底，其中至少已限定一有源區；形成一第一柵極氧化層，覆蓋于該有源區所欲形成的區域上，以形成一高電壓金屬氧化物半導體晶體管；形成一第二柵極氧化層，覆蓋于該第一柵極氧化層與該有源區所欲形成的區域上，以形成一低電壓金屬氧化物半導體晶體管；在該所欲形成的區域之上形成一第一多晶硅柵極，以形成該高電壓金屬氧化物半導體；在該所欲形成的區域之上形成一第二多晶硅柵極，以形成該低電壓金屬氧化物半導體；進行一第一離子注入，滲透該第一柵極氧化層與該第二柵極氧化層，以在該基底的該第一多晶硅柵極與該第二多晶硅柵極之外形成多個輕摻雜區；形成一光致抗蝕劑層，暴露出該預定的高電壓金屬氧化物半導體晶體管；進行一第二離子注入以形成多個緩沖層與該高電壓金屬氧化物半導體晶體管的這些輕摻雜區重疊，其中該第二離子注入采用一大角度傾斜離子注入技術；去除該光致抗蝕劑層；在該第一多晶硅柵極的一側壁形成一第一間隙壁，在該第二多晶硅柵極的一側壁形成一第二間隙壁；以及進行一第三離子注入，以在該第一間隙壁與該第二間隙壁之外的基底中形成多個重摻雜源極與漏極區域。
全文摘要
一種制作雙金屬氧化物半導體晶體管的方法，包括下列步驟進行一第一離子注入，以在基底中、第一多晶硅柵極與第二多晶硅柵極之外形成多個輕摻雜區；形成一光致抗蝕劑層，暴露出預定的高電壓晶體管；進行一第二離子注入，以形成多個緩沖層與高電壓晶體管的輕摻雜區重疊，該第二離子注入是采用大角度傾斜技術；去除光致抗蝕劑層；在形成第一間隙壁和第二間隙壁；以及進行第三離子注入，以形成多個重摻雜的源極與漏極區域。
文檔編號H01L21/336GK1227407SQ9810535
公開日1999年9月1日 申請日期1998年2月27日 優先權日1998年2月27日
發明者林志光, 柯宗義, 洪允錠, 張崇德 申請人:聯誠積體電路股份有限公司