專利名稱：一種半導體器件的制造方法
技術領域：
本發明涉及一種半導體器件的制造方法，且尤其是制造隔離柵場效應晶體管的方法。
在光刻工藝中，要求精細的掩膜圖形和高精度的定位。因此，用于向晶片傳送圖形的高性能的分級器已開發出，然而分級器的價格提高。因此，所需的高精度的掩膜的價格被增加。在此情況下，為了減少成本和縮短開發周期，最有效的是減少制造大規模半導體集成電路(LSI)所用的掩膜的數量。
一種常規的標準CMOS制造方法(后面稱為第一已有技術)到形成鋁布線為止需要八層掩膜。基于此，已提出了一種減少掩膜數的CMOS工藝(后面稱為第二已有技術)。在這種方法中使用了反摻雜，與第一已有技術相比制造CMOS的掩膜數可以減少兩個。
然而，在第二已有技術中，形成PMOS溝道區的注入是在消除較早注入的NMOS溝道區的雜質分布圖的情況下進行的。因此，自表面起PMOS區的深度比NMOS區的深度大。因此，在具有PMOS晶體管的源-漏區的結處溝道區的濃度增大，因此結電容增加。
此外，用于形成PMOS源-漏區的SDBF2注入是在消除較早注入的SDAs的雜質分布圖的情況下進行的。因此，被形成的PMOS源-漏區的結深度將大于NMOS區的結深度。因此，PMOS比NMOS更可能受到短溝道影響，因此難于制作具有短柵極長度的精細晶體管。
如上所述，在第二已有技術中，雖然掩膜數減少了，但是PMOS晶體管必須增加源-漏結電容，且由于短溝道作用難于制作精細結構。因此，在第二已由技術中的形成的PMOS晶體管的性能比在第一已有技術中形成的低。
本發明的目的是提供一種制造CMOS晶體管的方法，它能夠使用最少的掩膜制造晶體管，同時保持在NMOS晶體管和PMOS晶體管二者中溝道區結深度和源-漏結深度相等。
根據本發明，一種制造半導體器件的方法包括在具有SOI結構的一基片上形成一器件分離區以截斷第一器件形成區和第二器件形成區；在第一器件形成區和第二器件形成區上形成柵氧化膜；將第一導電型雜質和第二導電型雜質引入第一器件形成區和第二器件形成區，至少在第一器件區上用第一導電型雜質形成一第一溝道型晶體管和用第二導電型雜質形成第一溝道型晶體管的源-漏區；將第一導電型雜質和第二導電型雜質選擇地引入第二器件形成區，在第二器件區上形成一第二溝道型晶體管的一溝道區和一源-漏區；根據本發明的另一方面，一種用于制造半導體器件的方法包括如下步驟在具有SOI結構的一基片上形成一器件分離區以截斷第一器件形成區和第二器件形成區；在第一器件形成區和第二器件形成區各自的部分上形成柵氧化膜；在第一器件形成區和第二器件形成區的柵氧化膜上形成柵極；將第一導電型雜質引入第一器件形成區和第二器件形成區，至少在第一器件形成區上形成一第一溝道型晶體管的溝道區；將第二導電型雜質引入第一和第二器件形成區，同時用柵極作為掩膜至少在第一器件形成區上形成第一溝道型晶體管的一源-漏區；將第二導電型雜質選擇地引入第二器件形成區，至少在第二器件形成區上形成一第二溝道型晶體管的溝道區；將第二導電型雜質選擇地引入第二器件形成區，同時用柵極作為掩膜至少在第二器件形成區上形成第二溝道型晶體管的一源-漏區。
將結合附圖對本發明作詳細的描述。
圖1A至2D示出了用于制造晶體管的第一常規方法的剖面圖；圖3A至4D示出了用于制造晶體管的第二常規方法的剖面圖；圖5A至6B示出了本發明的第一最佳實施例的用于制造半導體器件的方法的剖面圖；圖7A至8B示出了本發明的第二最佳實施例的用于制造半導體器件的方法的剖面圖；在描述最佳實施例的制造半導體器件的方法之前，先對圖1A至4D的用于制造CMOS晶體管的常規方法作一說明。
第一已有技術的工藝將在圖1A至2D中加以說明。
如圖1A所示，在硅基片1上生長填充氧化膜4和氮化膜5，然后通過使用第一掩膜對氮化膜5制圖，然后用氧化工藝形成用于器件分離的域氧化膜6。
接下來，如圖1B所示，在除去氮化膜5之后，通過使用第二掩膜，注入用于在PMOS形成區形成一N阱區7的P雜質和用于形成PMOS溝道區8的N雜質。
接下來，如圖1C所示，通過使用第三掩膜，注入用于在NMOS形成區形成一P阱區9的P雜質和用于形成NMOS溝道區10的N雜質。
然后，如圖1D所示，生長柵氧化膜11和一層多晶硅層，然后通過使用第四掩膜形成柵極12。
然后，如圖1E所示，N雜質，例如砷被注入在整個表面上，以致于用一個步驟形成NMOS的LDD(輕摻雜漏)區和PMOS的槽區。
然后，如圖2A所示，生長隔離膜以后，例如氧化膜或氮化膜，進行各向同性的蝕刻以在柵極12的側壁上形成側壁隔離膜15。由于較早進行的砷注入，LDD區13被形成在NMOS晶體管的側壁隔離膜15的下面，而槽區14是形成在PMOS晶體管的側壁隔離膜15的下面。
然后，如圖2B所示，在用第五掩膜覆蓋后，N雜質，例如砷被注入以形成NMOS晶體管的源-漏區16和用于固定PMOS晶體管的勢阱的一N阱接觸區17。
然后，如圖2C所示，在用第六掩膜覆蓋后，P雜質，例如BF2被注入以形成PMOS晶體管的源-漏區18和用于固定NMOS晶體管的勢阱的一P阱接觸區19。
然后，如圖2D所示，生長層間膜20以后，通過使用第七掩膜形成接觸孔21，并用第八掩膜形成金屬配線22。
第二已有技術的工藝將在圖3A至4D中描述。
如圖3A所示，在硅基片1上生長填充氧化膜4和氮化膜5，然后通過使用第一掩膜對氮化膜5制圖，然后用氧化工藝形成用于器件分離的域氧化膜6。
接下來，如圖3B所示，在整個表面上注入用于形成一P阱區9的N雜質和用于形成NMOS溝道區10的P雜質。
接下來，如圖3C所示，通過使用第二掩膜注入用于僅在PMOS形成區形成一N阱區7的P雜質和用于形成PMOS溝道區8的N雜質。在此例中，為形成N阱區注入了較高的P雜質量，以消除雜質分布形成P阱區9。此外，為形成N雜質注入了較高的雜質量，以消除N柵極注入的雜質分布。這樣一種方法稱作反摻雜。
然后，如圖3D所示，在生長柵氧化膜11和一層多晶硅層之后，通過使用第三掩膜形成柵極12。
然后，如圖3E所示，N雜質，例如砷被注入在整個表面上。
然后，如圖4A所示，生長隔離膜以后，例如氧化膜或氮化膜，進行各向同性的蝕刻以在柵極12的側壁上形成側壁隔離膜15。由于較早進行的砷注入，LDD區13被形成在NMOS晶體管的側壁隔離膜15的下面，而槽區14是形成在PMOS晶體管的側壁隔離膜15的下面。
然后，如圖4B所示，N雜質，例如砷(SDAs注入)，被注入在整個表面上以形成NMOS晶體管的源-漏區16和用于固定PMOS晶體管的勢阱的一N阱接觸區17。
然后，如圖4C所示，在用第四掩膜覆蓋后，P雜質，例如BF2(SDBF2)被注入以形成PMOS晶體管的源-漏區18和用于固定NMOS晶體管的勢阱的一N阱接觸區19。在此例中，注入了較高量的BF2雜質以消除SDAs注入的雜質分布。
然后，如圖4D所示，生長層間膜20以后，通過使用第五掩膜形成接觸孔21，并用第六掩膜形成金屬配線22。
下面將描述在圖5A至6B中的第一最佳實施例的制造半導體器件的方法。
如圖5A所示，在硅基片1構成的SOI結構的基片上生長填充氧化膜4和氮化膜5，埋入氧化膜2和SOI(絕緣體基外延硅)層3，然后通過使用第一掩膜對氮化膜5制圖，然后用氧化工藝形成用于器件分離的域氧化膜6。在此，SOI層3的厚度是30至70nm。例如，SOI層3是塊狀硅。SOI結構可以用一種方法形成，即將氧注射入硅基片以形成埋入氧化膜2，然后在基片的表面形成SOI層3，或用另一種方法，即在硅基片上沉積氧化膜，然后蝕刻硅基片形成SOI層，接著將硅基片1附到氧化膜上。
接下來，如圖5B所示，在生長柵氧化膜11和一層多晶硅層之后，通過使用第二掩膜形成柵極12。
然后，如圖5C所示，用柵極12作為掩膜蝕刻柵氧化膜11,N雜質，例如砷被在10至30KeV以1×1013至1×1014/cm-2的量注入在整個表面上，同時使用柵極12作為掩膜。
然后，如圖5D所示，生長隔離膜以后，例如氧化膜或氮化膜，進行各向同性的蝕刻以在柵極12的側壁上形成側壁隔離膜15。由于較早進行的砷注入，LDD區13被形成在NMOS晶體管的側壁隔離膜15的下面，而槽區14是形成在PMOS晶體管的側壁隔離膜15的下面。槽區14防止適于擴散的硼而不是砷擴散入晶體管的溝道區8以組成晶體管的源-漏區。因此，可以抑制短溝道效應。
然后，P雜質，例如硼，被注入在整個表面上以致使它能夠到達柵氧化膜11下面的整個SOI層3。通過在整個表面上的硼注入，形成了NMOS晶體管的溝道區10。注入能量是由柵極12的厚度、柵氧化膜11和SOI層3確定的。例如，當多晶硅柵極12為200nm，柵氧化膜11為6nm以及SOI層3為50nm厚時，則是在60至80KeV以2×1012至5×1012/cm-2的量注入的。在此情況下，當通過向柵極施加一電壓正好在柵氧化膜11下溝道區中形成一逆轉層時，在逆轉層下面延伸的一耗盡層到達埋入氧化膜2。在SOI基片上形成的并具有這樣一種結構(即在逆轉層下面延伸的一耗盡層到達埋入氧化膜2)的晶體管通常被稱作全耗盡晶體管。在此結構中，當操作晶體管時在正好在柵極12下的溝道區10完全地被耗盡，并且在SOI層3(溝道區10)中沒有任何空檔區存在。因此，用于固定此區電勢的體接觸(對應于在第一和第二已有技術中的常規塊基片的阱接觸17和19)不必要形成。
此外，N雜質，例如砷(SDAs注入)，被注入在整個表面以形成NMOS晶體管的源-漏區16。注入條件是在20至50KeV下以1.5×1015/cm-2。N雜質是在柵極12和柵氧化膜11用作掩膜的情況下注入的。因此，雜質不會被注入NMOS溝道區10。按此注入，NMOS晶體管的柵極12被變為N型。
然后，如圖6A所示，通過使用第三掩膜，將N雜質，例如磷，僅注入PMOS晶體管區以形成PMOS溝道區8。當形成如上所述的具有柵極12、柵氧化膜11和SOI層3的NMOS例子的全耗盡結構時，注入條件是在150至200KeV下3×1012至9×1012/cm-2(注入量)。離子注入的拖尾被隱藏在埋入氧化膜2中，因此NMOS和PMOS晶體管二者的溝道區具有將由SOI層3的厚度確定的相同的厚度。
此外，進一步對于磷注入，P雜質，例如BF2(SDBF2)被注入以形成PMOS晶體管的源-漏區18。BF2的注入條件是在30KeV下3×1015至5×1015/cm-2。P雜質是在柵極12和柵氧化膜11用作掩膜的情況下注入的。因此，BF2不會被注入PMOS晶體管的PMOS溝道區8。按此注入，PMOS晶體管的柵極12被變入P型。離子注入的拖尾被隱藏在埋入氧化膜2中，因此NMOS和PMOS晶體管二者的源-漏區具有將由SOI層3的厚度確定的相同的厚度。
然后，如圖6B所示，在生長層間膜20之后，通過使用第四掩膜形成接觸孔21，并通過使用第五掩膜形成金屬配線22。
下面將描述在圖7A至8B中的第二最佳實施例的制造半導體器件的方法。
圖7A至圖7C的步驟與圖5A至圖5C的步驟相同，因此將予以省略。
如圖7D所示，N雜質，例如磷，被在整個表面上注入以致使它能夠到達柵氧化膜11下面的整個SOI層3。通過在整個表面上的磷注入，形成了PMOS晶體管的溝道區8。注入能量是由柵極12的厚度、柵氧化膜11和SOI層3確定的。例如，當多晶硅柵極12為200nm，柵氧化膜11為6nm以及SOI層3為50nm厚時，則是在150至200KeV下以1×1012至3×1012/cm-2的量注入的。在此情況下，當通過向柵極12施加一電壓正好在柵氧化膜11下溝道區中形成一逆轉層時，在逆轉層下面延伸的一耗盡層到達埋入氧化膜2。
此外，P雜質，例如BF2，被注入在整個表面以形成PMOS晶體管的源-漏區18，同時使用柵極12和側壁隔離膜15用作掩膜。注入條件是在15至30KeV下1×1015至1.5×1015/cm-2。因此，BF2不會被注入PMOS溝道區10。
然后，如圖8A所示，通過使用第三掩膜，將P雜質，例如硼，僅注入NMOS晶體管區以形成NMOS溝道區10。當形成如上所述的具有柵極12、柵氧化膜11和SOI層3的NMOS例子的全耗盡結構時，注入條件是在20至50KeV下2×1012至6×1012/cm-2(注入量)。離子注入的拖尾被隱藏在埋入氧化膜2中，因此NMOS和PMOS晶體管二者的溝道區具有將由SOI層3的厚度確定的相同的厚度。
然后，進一步對于硼注入，N雜質，例如砷(SDAs)被注入以形成PMOS晶體管的源-漏區18，同時使用柵極12和側壁隔離膜15用作掩膜。As的注入條件是在30KeV(能量)下3×1015至5×1015/cm-2(注入量)。離子注入的拖尾被隱藏在埋入氧化膜2中，因此NMOS和PMOS晶體管二者的源-漏區具有將由SOI層3的厚度確定的相同的厚度。在此情況下，As不可能被注入到NMOS晶體管的溝道區。
然后，如圖8B所示，在生長層間膜20之后，通過使用第四掩膜形成接觸孔21，并通過使用第五掩膜形成配線22。
在第一實施例中，直到形成第一鋁配線為止的步驟可以僅用五個掩膜完成，這是因為不需要形成P阱和N阱。還有，NMOS和PMOS的溝道區10和8的結深度和源漏區16和18的結深度是由SOI層3的厚度確定的。因此，在第二已有技術中由PMOS的溝道區8和源-漏區18加深引起的性能的變差不會發生。
在第二實施例中，SDAs是在整個表面上注入SDBF2之后注入的。因此，SDAs的注入量可以增加，從而改善了NMOS的柵極的耗盡。
雖然為了完全清楚的公開，根據特定的實施例已對本發明進行了詳細描述，對于本領域的熟練者對所述內容所能做的具體的改動和變形也均在本發明的保護范圍內。
權利要求
1．一種制造半導體器件的方法，其特征在于包括如下步驟在具有SOI結構的一基片上形成一器件分離區以截斷第一器件形成區和第二器件形成區；在第一器件形成區和第二器件形成區上形成柵氧化膜；將第一導電型雜質和第二導電型雜質引入所述的第一器件形成區和所述的第二器件形成區，至少在所述的第一器件區上用所述的第一導電型雜質形成一第一溝道型晶體管和用所述的第二導電型雜質形成第一溝道型晶體管的源-漏區；將所述的第一導電型雜質和所述的第二導電型雜質選擇地引入所述的第二器件形成區，在所述的第二器件區上形成一第二溝道型晶體管的一溝道區和一源-漏區；
2．根據權利要求1所述的制造半導體器件的方法，其特征在于所述的第一導電型雜質是N型的，所述的第二導電型雜質是P型的；所述第一溝道型晶體管是NMOS晶體管，所述第二溝道型晶體管是PMOS晶體管。
3．根據權利要求1所述的制造半導體器件的方法，其特征在于所述的第一導電型雜質是P型的，所述的第二導電型雜質是N型的；所述第一溝道型晶體管是PMOS晶體管，所述第二溝道型晶體管是NMOS晶體管。
4．一種制造半導體器件的方法，其特征在于包括如下步驟在具有SOI結構的一基片上形成一器件分離區以截斷第一器件形成區和第二器件形成區；在第一器件形成區和第二器件形成區上形成柵氧化膜；在所述第一器件形成區和第二器件形成區的所述柵氧化膜上形成柵極；將第一導電型雜質引入所述第一器件形成區和第二器件形成區，至少在所述第一器件形成區上形成一第一溝道型晶體管的溝道區；將第二導電型雜質引入所述第一和第二器件形成區，同時用所述柵極作為掩膜至少在第一器件形成區上形成第一溝道型晶體管的一源-漏區；將第二導電型雜質選擇地引入所述第二器件形成區，至少在第二器件形成區上形成一第二溝道型晶體管的溝道區；將第二導電型雜質選擇地引入第二器件形成區，同時用柵極作為掩膜至少在第二器件形成區上形成第二溝道型晶體管的一源-漏區。
5．根據權利要求1所述的制造半導體器件的方法，其特征在于所述第一和第二溝道型晶體管是用絕緣體基外延硅(SOI)基片的完全耗盡場效應晶體管。
6．根據權利要求4所述的制造半導體器件的方法，其特征在于所述第一和第二溝道型晶體管是用絕緣體基外延硅(SOI)基片的完全耗盡場效應晶體管。
全文摘要
一種制造半導體器件的方法,包括的步驟有:在具有SOI結構的一基片上形成一器件分離區以截斷第一和第二器件形成區;在第一和第二器件形成區上形成柵氧化膜;將第一和第二導電型雜質引入第一和第二器件形成區,至少在第一器件區上用第一導電型雜質形成一第一溝道型晶體管和用第二導電型雜質形成第一溝道型晶體管的源－漏區;將第一和第二導電型雜質選擇地引入第二器件形成區,在其上形成一第二溝道型晶體管的一溝道區和一源－漏區。
文檔編號H01L21/762GK1215229SQ9810205
公開日1999年4月28日 申請日期1998年6月5日 優先權日1997年6月5日
發明者今井清隆, 大西秀明 申請人:日本電氣株式會社