專利名稱：布線之間有空腔的半導體器件的制造方法
技術領域：
本發明涉及同一層上形成的布線之間有空腔的半導體器件的制造方法。
隨著半導體器件的小型化過程而出現了布線延遲的問題。造成布線延遲的原因是存在布線電阻和布線之間的電容。為減小布線電阻考慮采用合適的布線材料和布線膜厚。但是，為了能承受半導體器件小型化電流布線的膜厚是不定的，同時，布線間的電容會變大。因此，希望有減小布線間電容的方法，特別是當在同一層上形成布線時，并要保證布線的可靠性。被考查的方法中，用混有氟的氧化膜或有機層間膜作布線之間的絕緣膜，來減小布線之間絕緣膜的介電常數。但是，布線之間的距離變窄，就更需要有更小介電常數的絕緣膜。
日本特許公報平7-114236和日本特許公開昭62-5643已披露了包括在同一層上形成的布線之間有空腔的絕緣膜層的半導體器件的制造方法。圖1是日本特許公報平7-114236所披露的半導體器件制造方法的剖視圖。該日本特許公報中披露的半導體器件的常規制造方法中。首先，在半導體襯底上形成第1絕緣膜16。之后，用刻圖法在第1絕緣膜16上形成相互隔開的兩個布線17。而且，用濺射法在布線17之上和之間形成第2絕緣膜18。此時，在布線17之間的第2絕緣膜18中形成空腔19。按上述方法制造的半導體器件中，由于空腔19的介電常數小于第2絕緣膜18的介電常數，因而與沒有形成空腔19的情形比較，使布線17之間的電容量減到較小值。上述的半導體器件中，布線17之間沒形成空腔處的面積仍然存在。因此，該面積中的電容量仍然沒減小。因而，布線17之間的容量不能充分減小。
另一方面，日本特許公開昭62-5643中披露的半導體器件的常規制造方法中，首先在絕緣膜上形成布線。布線形成時，過腐蝕布線之間的絕緣膜。用通用的CVD法在同一絕緣膜上形成的布線之間形成層間絕緣膜，并同時在層間絕緣膜中形成空腔。上述方法制成的半導體器件中，由于形成了包括能起到布線間完善屏蔽作用的腔體的層間絕緣膜，與日本特許公報平7-114236所公開的半導體器件相比，能更多地減小布線之間的電容量。但是，通用的CVD法很難控制空腔的位置和大小。例如，在對鋁布線下邊上的層間絕緣膜進行超大量的過腐蝕時，布線之間的空間的縱橫尺寸比變得過大，因此，某些情況下不能形成能很好地起布線間屏蔽作用的空腔。而且不能充分減小電容量。在用光刻膠膜作掩模的腐蝕絕緣膜的方法中，由于絕緣膜與光刻膜之間選擇性差，在絕緣膜腐蝕中鋁布線的上端角會被腐蝕掉。
日本特許公開平3-196662中披露的方法中，用第1布線上形成的第2布線作掩模，在同一層上的第1布線之間形成空腔。圖2A是展示日本特許公開平3-196662中披露的半導體器件制造方法的平面圖。圖2B是沿圖2A中A-A線的截面圖，圖2C是沿圖2A中B-B線的截面圖。該日本特許公開中的披露的半導體器件的常規制造方法中，首先在平坦的絕緣膜25上形成相互平行的兩條下布線21。之后，在露出的整個表面上形成層間絕緣膜22。在層間絕緣膜22上形成垂直于下布線21的上布線20。之后，用上布線20和下布線21作掩模，用RIE法腐蝕層間絕緣膜22。結果，如圖2B所示，位于上布線20下的層間絕緣膜22沒被腐蝕，但如圖2C所示，絕緣膜25部分地被過腐蝕。之后，在整個露出表面上形成表面保護膜24。此時，如圖2A所示，省去了表面保護膜24。按該方法制造的半導體器件中，除在上布線20下的面積外，在下布線21之間有空腔23，下布線21之間的電容量減小。
但是，空腔23的大小，位置等與上布線20的布圖有關，因此，在上布線20下邊不形成空腔。為此，下層布線21之間的電容量變得不均勻，因此，不能足夠減小總電容量。而且，腐蝕層間絕緣膜22時，除非選擇有足夠選擇性的腐蝕條件，局部腐蝕下層布線21，結果，出現了下層布線21比要求值更窄和其電阻更高的問題。
本發明的目的是，提供一種在布線之間有空腔的半導體器件的制造方法，使同一層上的布線間電容減小，而不使布線變窄。
按本發明的布線之間有空腔的半導體器件的制造方法，包括以下工藝步驟在第1層間絕緣膜上形成布線層，布線層上形成氧化膜；對氧化膜刻圖，使其形成與布線之間間隔對應的間隔；用氧化膜作掩模腐蝕布線層和第1層間絕緣膜。在布線層和第1層間絕緣膜的表面層腐蝕步驟中，用布線層形成兩條布線，并用間隔將兩條布線隔開。而且，在布線上和有保留在間隔中的空腔的間隔中形成第2層間絕緣膜。
按本發明，由于用氧化膜作掩模腐蝕布線層和層間絕緣膜的表面層，與用光刻膠膜作掩模的常規方法相比，腐蝕中的選擇性更高。為此，能防止布線變窄，同時，容易形成有規定縱橫比的布線之間的間隔。因為形成了能在布線之間起很好屏蔽作用的間隔，因而能顯著減小布線之間的電容量。
圖1是展示日本特許公報平7-114236披露的半導體器件制造方法的剖面圖；圖2A是展示日本特許公開平3-196662披露的半導體器件制造方法的剖面圖；圖2B是沿圖2A的A-A線的截面圖；圖2C是沿圖2A的B-B線的截面圖；圖3A至3E是展示按本發明第1實施例的半導體器件方法的工藝步驟的剖面圖；圖4A至4F是展示按本發明第2實施例的半導體器件制造方法的工藝步驟的剖面圖。
將參見
本發明。圖3A至3E是展示按本發明第1實施例的半導體器件的制造方法的工藝步驟的剖面圖。如圖3A所示，本發明的第1實施例中，首先，在己形成有功能器件的半導體襯底1上形成第1層間絕緣膜2。用濺射法在第1層間絕緣膜2上形成布線層3。布線層3例如是由厚500埃的TiN膜、在TiN膜上淀積的厚250埃的第1Ti膜、在第1Ti膜上淀積的厚4500埃的AlCu膜、和在AlCu膜上淀積的厚250埃的第2Ti膜構成的多層結構。之后，在布線層3上形成厚度例如為500埃的腐蝕速率小于或等于第1層間絕緣膜2的腐蝕速率的氧化膜4。
之后，如圖3B所示，在氧化膜4上涂敷光刻膠5。光刻膠經曝光和顯影構成與第1層間絕緣膜2上的布線之間的間隔相應的間隔。
如圖3C所示，用已構圖的光刻膠5作掩模對氧化膜4刻圖，使其具有與布線之間間隔相應的間隔。之后，除去光刻膠5。此時，在布線層3上留下有腐蝕布線層3時，作為掩模圖形間隔的氧化膜4a。
如圖3D所示，用氧化膜4a作掩模腐蝕布線層3。由此布線層3分割成布線3a和3b，同時在布線3a和3b之間形成間隔8。腐蝕第1層間絕緣膜2的表面層直到間隔8的縱橫比達到規定值為止。由此，形成帶凹槽的層間絕緣膜2a。因此，間隔8的深度大于布線3a和3b的厚度。形成有規定縱橫比的間隔8。此時，由于氧化層4a的腐蝕速率小于第1層間絕緣膜2的腐蝕速率，氧化膜4a腐蝕成的長度等于或小于第1層色緣膜2的長度，因此，形成了比氧化膜4a薄的氧化膜4b。
如圖3E所示，在以下步驟中，用偏置ECR膜淀積法在間隔8中和氧化膜4b上形成第2層間絕緣膜6，淀積條件例如是，SiH4氣，O2氣和Ar氣的送入速度分別是40sccm，60sccm和70sccm。此時，間隔8、空腔7中形成的第2層間絕緣膜6從低于相當于布線3a和3b的下表面高度的位置伸向高于相當于布線3a和3b上表面高度的位置。按這種方式，在同一層間絕緣膜2a上的布線3a和3b之間形成有空腔7的第2層間絕緣膜6，由此制成半導體器件。
這樣制成的半導體器件中，由于空腔7的介電常數小于第2層間絕緣膜6的介電常數，與無空腔的第2層間絕緣膜6的情形相比，從而大大減小了布線3a與3b之間的電容量。為此，減小了布線延遲。
實施例中，調節腐蝕第1層間絕緣膜2的時間周期，并由此確定從低于相當于布線3a和3b下表面高度的位置朝上延伸的間隔。因而肯定能制成大大減小同一層上的布線之間的電容量的半導體器件。
而且，由于用氧化膜4a作掩模腐蝕布線層3和第1層間絕緣膜2，與用光刻膠膜作掩模的常規方法相比，腐蝕選擇性更大。因而容易形成有規定縱橫比的間隔。
由于用偏壓ECR膜淀積法形成第2層間絕緣膜6，因而與用CVD法相比很容易控制空腔7的大小和位置。
用化學-機械拋光法(CMP)使第2層間絕緣膜6的表面平面化時，不改變第2層間絕緣膜6的膜淀積條件，控制第2層間絕緣膜2的腐蝕量，能防止表面拋光后空腔7的上部露在空氣中。
實施例中，形成氧化膜4a之后除去光刻膠5，不除去光刻膠5可以腐蝕布線層3。
以下，說明本發明的第2實施例。圖4A至4F是展示按本發明第2實施例的半導體器件的制造方法中的工藝步驟的剖視圖。在圖4A至4F所示實施例中，與第1實施例相同的區域用與第1實施例中相同的參考數字標示，并省去了對這些區域的詳細說明。本發明第2實施例中，首先，在己形成有功能器件的半導體襯底1上形成第1層間絕緣膜2，如圖4A所示。用濺射法在第1層間絕緣膜2上形成布線層3。例如，布線層3是由厚500埃的TiN膜，在TiN膜上淀積的厚250埃的第1Ti膜，第1Ti膜上淀積的厚4500埃的AlCu膜，和AlCu膜上淀積的厚250埃的第2Ti膜構成的多層結構。之后，在布線層3上形成厚度例如是500埃的腐蝕速率小于或等于第1層間絕緣膜2的腐蝕速率的氧化膜4。
之后，如圖4B所示，在氧化膜上涂敷光刻膠5。光刻膠5經曝光和顯影形成相當于第1層間絕緣膜2上的布線之間間隔的間隔。
如圖4C所示，用已刻圖的光刻膠5作掩模對氧化膜4刻圖，形成相當于布線之間間隔的間隔。之后，除去光刻膠5。此時，布線層3上留下有腐蝕布線層3時用作掩模圖形的間隔的氧化膜4a。
如圖4D所示，用氧化膜4a作掩模，用例如Cl2氣，BCl3氣和CHF3氣腐蝕布線層3。由此，把布線層3分割成布線3a和3b，在布線3a和3b之間形成間隔。此時，也腐蝕氧化膜4a，形成比氧化膜4a薄的氧化膜4c。
之后，如圖4E所示，用氧化膜4c作掩模，用例如CF4氣，CHF3氣，Ar氣和He氣腐蝕第1層間絕緣膜2的表面層，結果，形成有凹槽的第1層間絕緣膜2a。此時，還腐蝕氧化膜4c，形成比氧化膜4c薄的氧化膜4d。因此，在布線3a和3b之間形成有規定縱橫比的間隔8。
如圖4F所示，按以下步驟，用偏置ECR膜淀積法，在間隔8中和氧化膜4b上形成第2層間絕緣膜6，形成條件例如是，SiH4氣，O2氣和Ar氣的送入速度分別是40sccm，60sccm和70sccm。此時，像第1實施例一樣，在間隔8，空腔7中形成從低于相當于布線3a和3b的下表面高度的位置朝高于相當于布線3a和3b的上表面高度的位置延伸的第2層間絕緣膜6。按該方式，在同一第1層間絕緣膜2a上的布線3a與3b之間形成有空腔7的第2層間絕緣膜6。由此制成半導體器件。
實施例中，由于分別進行腐蝕布線層3和腐蝕第1層間絕緣膜2的步驟，選擇每個步驟中合適的氣體，因此能把每個步驟用的腐蝕條件調節到最好狀態，因此，能提高如生產量的生產率。
而且，由于用氧化膜4c作掩模腐蝕第1層間絕緣膜2，容易控制第1層間絕緣膜2的腐蝕量，例如，通過調節腐蝕時間。結果，由于容易形成有規定縱橫比的間隔，因而肯定能制成使用一層上的布線之間的電容量大大減小的半導體器件。
因化學-機械拋光法(CMP)使第2層間絕緣膜6的表面平面化時，不用改變第2層間絕緣膜6的膜淀積條件，控制第1層間絕緣膜2的腐蝕量，能防止表面拋光后空腔7的上表面露在空氣中，實施例中，雖然形成氧化膜4a后除去了光刻膠5，但不除去光刻膠5也能腐蝕布線層3。
第1和第2實施例中，布線層3腐蝕中用作掩模的氧化膜4中也可以含氮。含氮時，氧化膜4與第1層間絕緣膜2之間的選擇性變大。氧化膜中也可以含氟。因為含氟的氧化膜4的介電常數小于不含氟的氧化膜的介電常數。當布線3a與3b之間，和布線3a，3b和第2層間絕緣膜6之間設置含氟氧化膜4時，不僅能減小同一平面上的布線3a與3b之間的電容量，還能減小布線3a和3b和上層布線之間的電容量。
權利要求
1.帶有位于布線之間的空腔的半導體器件的制造方法，包括以下工藝步驟在第1層間絕緣膜上形成布線層；在所述布線層上形成氧化膜；對所述氧化膜刻圖，形成相當于布線之間間隔的間隔；用所述氧化膜作掩模，腐蝕所述布線層和所述第1層間絕緣膜的表面層，由此形成用所述間隔使其相互隔開的用布線層形成的兩條布線；和在所述布線上和其中留有空腔的間隔中形成第2層間絕緣膜。
2.按權利要求1的帶有位于布線之間的空腔的半導體器件的制造方法，其中，所述空腔從低于相當于所述布線下表面位置朝高于相當于所述布線上表面高度的位置延伸。
3.按權利要求1的半導體器件的制造方法，其中，所述氧化膜含氮。
4.按權利要求1的半導體器件的制造方法，其中，所述氧化膜含氟。
5.按權利要求1的半導體器件的制造方法，其中，所述布線層包括由TiN膜，所述TiN膜上形成的第1Ti膜，所述第1Ti膜上形成的AlCu膜，和所述AlCu膜上形成的第2Ti膜構成的復合膜。
6.按權利要求1的半導體器件的制造方法，其中，形成所述第2層間絕緣膜的步驟包括，用偏壓ECR膜淀積法形成所述第2層間絕緣膜的步驟。
7.按權利要求6的半導體器件的制造方法，其中，用偏壓ECR膜淀積法形成所述第2層間絕緣膜的步驟包括用膜淀積法，送入SiH4氣，O2氣和Ar氣形成所述第2層間絕緣膜的步驟。
8.按權利要求1的半導體器件中的制造方法，其中，腐蝕所述布線層和所述第1層間絕緣膜表面層的步驟包括用Cl2氣，BCl3氣和CHF3氣腐蝕所述布線層的步驟。
9.按權利要求1的半導體器件的制造方法，其中，腐蝕所述布線層和所述第1層間絕緣膜表面層的步驟包括用CF4氣，CHF3氣、Ar氣和He氣腐蝕所述第1層間絕緣膜表面層的步驟。
10.按權利要求1的半導體器件的制造方法，其中，形成所述布線層的步驟包括用濺射法淀積所述布線層的步驟。
11.按權利要求1的半導體器件的制造方法，還包括以下步驟在形成所述氧化膜和對所述氧化膜刻圖的步驟之間，在所述氧化膜上形成光刻膠；和對光刻膠刻圖，形成相當于所述布線間間隔的間隔。
12.按權利要求5的半導體器件的制造方法，其中，所述TiN膜厚度為500埃，所述第1Ti膜厚度為250埃，所述AlCu膜厚度為4500埃，所述第2Ti膜厚度為250埃。
13.按權利要求7的半導體器件的制造方法，其中，所述SiH4氣、O2氣和Ar氣的輸入速度分別是40sccm，60sccm和70sccm。
全文摘要
在第1層間絕緣膜上形成布線層。在布線層上形成氧化膜。對氧化膜刻圖形成相當于布線之間間隔的間隔。之后,用留在布線層上的氧化膜作掩模,腐蝕布線層和第1層間絕緣膜的表面層。此時,用布線層形成用間隔使其相互隔開的兩條布線。之后,用偏壓ECR膜淀積法,在布線上和間隔中留有空腔的布線之間的間隔中形成第2間絕緣膜。
文檔編號H01L21/764GK1183641SQ9711415
公開日1998年6月3日 申請日期1997年11月20日 優先權日1996年11月20日
發明者岡田紀雄 申請人:日本電氣株式會社