專利名稱：底部引線半導體芯片堆式封裝的制作方法
技術領域：
本發明涉及一種半導體封裝，特別涉及一種底部引線半導體芯片堆式封裝，該封裝把一對分立的芯片結合到一個封裝中，而且無需引線鍵合工藝，便于制造。
作為各種半導體封裝中普通一種的SOJ(J形引線小外形)半導體芯片封裝中，半導體芯片借助絕緣帶或焊膏安裝在引線框的墊片上。用金屬連線電連接芯片的多個焊盤與引線框的相應內引線，然后進行樹脂模制工藝。最后，分別將從封裝管殼延伸出的外引線成形為“J”形，從而完成芯片封裝。
對于這樣構成的常規SOJ半導體芯片封裝必須經過對應于其工業應用的電特性測試，為使其按要求工作，要將封裝安裝在裝配基板上或內，例如裝于存儲器組件中。
然而，上述常規芯片封裝存在由于外引線從封裝管殼每側延伸出造成的封裝占基板的面積增大使弄彎外引線工藝的成品率下降的問題。
已于1995年6月27日轉讓給本受讓人的美國專利5428248旨在解決上述問題，該專利中的芯片封裝稱作BLP(底部引線半導體封裝)，現已投入批量生產。
參見圖1，常規底部引線半導體封裝包括具有用于與基板(未示出)相連的多根基板連接引線2a和從每根相應的基板引線2a向上延伸的芯片連接引線2b的引線框2；借助于粘結劑安裝在每根基板連接引線2a上的半導體芯片1；及電連接每個芯片焊盤10a與引線框2的相應一根芯片連接引線2b的多根金屬連線4。用模制樹脂5模制包括連線4、芯片1、引線框2和引線2a、2b的區域，從而形成封裝管殼，每根基板連接引線2a的下表面從管殼的下部露出。
這樣構成的常規底部引線半導體封裝占基板的面積減小，可以防止外引線受損。
然而，芯片焊盤1a借助于金屬連線4與相應的一根芯片連接引線2b電連接，所以由于金屬連線造成的管殼高度的增加限制了芯片封裝的減薄。
另外，因為芯片封裝中只安裝一塊芯片，所以很難制造多層封裝，因而限制了大規模集成。
再者，很難測試引線連接情況。
因此，本發明的目的是提供一種底部半導體芯片堆式封裝，能減薄芯片封裝，提高封裝集成度。
本發明的另一目的是提供一種底部引線半導體芯片堆式封裝，即便在封裝安裝于基板上后，也容易進行引線連接測試。
為了實現上述目的，本發明提供一種底部半導體芯片堆式封裝，該封裝包括彼此相對堆疊的第一和第二管座，其中每個管座皆包括引線框、為密封凸點而涂的焊料、其下表面與焊料對準的半導體芯片，引線框具有凸點從其表面向上延伸的第一引線和從第一引線向上延伸的第二引線，芯片下表面上的芯片焊盤附著在焊料上；粘結第一和第二管座的第一引線的上表面的粘結劑；填充第一和第二管座的內部、密封芯片并封裝引線框外部的模制化合物，這種封裝的第一引線的下部和第二引線的端部暴露于外。
圖1是常規底部引線半導體封裝的剖面圖；圖2A-2D是展示根據本發明第一實施例的底部引線半導體封裝的制造步驟的剖面圖；圖3是展示根據本發明第二實施例的底部引線半導體封裝的剖面圖。
下面將參照各
本發明的底部引線半導體封裝。
首先，如圖2A所示，一種引線框10具有每根皆與基板(未示出)連接的多根第一引線10a和從每根第一引線10a向上延伸的多根第二引線10b。從每根第一引線10a的上表面延伸的是大小和位置與以后將安裝于其上的芯片13的芯片焊盤13a相對應的凸點11。焊膏12涂在每個凸點11上，凸點11的上表面上的焊焊12對應于設置于芯片13下表面上的芯片焊盤13a，除芯片焊盤13a外，芯片13下表面上形成有聚酰胺層14。即，使其上包封式地涂敷了焊料12的凸點11與形成于聚酰胺層14上的相應的一個孔對準，以便插入該孔。此后，通過加熱熔化焊料，并使之硬化，將芯片13底表面上的芯片焊盤13a貼到相應的一個焊料12上，從而可以把來自每個芯片焊盤13a的電信號傳輸到相應的一根第一引線10a，或把要輸入芯片焊盤13a的電信號從相應的一根第一引線10a輸入。這里，在以下的說明中把示于圖2a的整個管座稱作第一管座20。
與基板(未示出)相連的第一管座20包括具有第一引線10a和從第一引線10a向上延伸的第二引線10b的引線框10，凸點11從第一引線10a的上表面向上突出；包封式地涂敷于凸點11上的焊料12；其下表面與焊料12對準的半導體芯片13，芯片13下表面上的焊盤13a附著在焊料12上。
如圖2B所示，圖2a的第一管座20和與其有相同結構的第二管座20’相對堆疊，第一和第二管座20、20’垂直對稱。管座20、20’的上表面借助粘結劑30彼此粘接，粘結劑由如用于焊料12的導電粘結劑和如聚亞酰胺之類的絕緣粘結劑構成。用導電粘結劑電連接第一管座20的第二引線10b與相應的第二管座20’的第二引線10b’，而用絕緣粘結劑絕緣各第二引線10b、10b’。
即，用絕緣粘結劑可以使芯片13、13’分別發揮其各自的功能，用導電粘結劑可使芯片13，13’實現相同的功能。
如圖2C所示，用模制化合物40填充第一和第二管座20、20’內部，密封芯片13、13’，并封裝引線框10、10’的外部，但外露每根第一引線10a、10a’的下部和第二引線10b、10b’的端部。這里，模制化合物40可以由環氧樹脂構成。
參見圖2D，在第一引線10a、10a’和第二引線10b、10b’的外露部分每個表面上鍍敷焊料膜50，并進行修整工藝，把外露的第二引線10b、10b’切到一定長度，從而完成本發明的底部引線半導體芯片堆式封裝。
第二引線10b、10b’的端部伸出模制化合物40外，所以，在把其第一引線10a、10a’與芯片13、13’電連接的芯片封裝安裝到基板上后，仍可以適當地測試之。
圖3示出了本發明的第二實施例，該實施例是一對垂直堆疊的底部引線半導體芯片堆式封裝100、101。然而本發明的第二實施例并不限于這種兩層結構，還可以把封裝堆疊成至少有兩層的多層堆疊封裝。即，封裝100的第一引線10a’與有相同結構的另一封裝101粘接在一起。然后熔化并硬化鍍敷在每個第一引線10a、10a’的外露表面上的每個焊料50，以用于粘接。在焊料50末熔化時，用作為替代粘結劑的焊膏可以加強引線10a、10a’的粘接力。另外，粘結劑材料不限于焊料，可以用能增強粘接力的任何導電粘結劑。
如上所述，本發明的底部引線半導體芯片堆式封裝能減薄芯片封裝，并能高度集成芯片封裝。
另外，本發明的芯片堆式封裝便于在將芯片封裝安裝于基板上后進行引線連接測試。
權利要求
1.一種底部引線半導體芯片堆式封裝，包括彼此相對堆疊的第一和第二管座，其中每個管座包括引線框、密封凸點的焊料、其下表面上的芯片焊盤與相應的一個焊料對準的半導體芯片，引線框具有凸點從其表面向上延伸的第一引線和從第一引線向上延伸的第二引線，芯片下表面上的芯片焊盤附著在相應的焊料上；粘結第一和第二管座的第一引線的上表面的粘結劑；填充第一和第二管座的內部、密封芯片并封裝引線框外部的模制化合物，該封裝的第一引線的下部和第二引線的端部暴露于外。
2.根據權利要求1的封裝，其特征在于，粘結劑由導電材料構成。
3.根據權利要求2的封裝，其特征在于，導電材料由焊料構成。
4.根據權利要求1的封裝，其特征在于，粘結劑由絕緣材料構成。
5.根據權利要求4的封裝，其特征在于，絕緣材料由聚酰胺構成。
6.根據權利要求1的封裝，其特征在于，用導電膜鍍敷第一和第二引線的外露部分的每個表面。
7.根據權利要求1的封裝，其特征在于，在每個半導體芯片的下表面上選擇地形成聚酰胺層，但該層暴露芯片下表面上的芯片焊盤。
8.根據權利要求1的封裝，其特征在于，模制化合物由環氧樹脂構成。
全文摘要
底部引線半導體芯片堆式封裝包括相對疊放的第一和第二管座，其中每個管座包括引線框、密封鍍敷在每個凸點上的焊料、其下表面上的芯片焊盤與相應的一個焊料對準的半導體芯片，引線框具有凸點從其表面向上延伸的第一引線和從第一引線向上延伸的第二引線，芯片下表面上的芯片焊盤附著在相應的每個焊料上；粘結第一和第二管座的第一引線上表面的粘結劑；填充第一和第二管座的內部、密封芯片并封裝引線框外部的模制化合物，該封裝的第一引線的下部和第二引線的端部暴露于外。
文檔編號H01L25/07GK1166057SQ9710430
公開日1997年11月26日 申請日期1997年5月4日 優先權日1996年5月17日
發明者金容燦 申請人:Lg半導體株式會社