具有最小能量損失的有源整流器的制作方法

專利名稱：具有最小能量損失的有源整流器的制作方法
技術領域：
本發明涉及整流器，具體地，涉及包括一個被連接在輸入和輸出端子之間的二極管的整流器。
眾所周知，使用整流器以便完全地或部分地構成各種把由電壓發生器產生的交流電壓變換成適用于作為電子電路用的電源的直流電壓的電路。例如，這樣的電路被用于手表，該手表的特點在于具有交流(AC)電壓發生器和由它產生的電源所驅動的時間保持電路。在這種手表中，需要整流器電路，以便把由AC電壓發生器產生的交流電壓變換成適用于驅動時間保持電路的直流(DC)電壓。在已知的手表應用中，整流器電路借助于單個二極管完成半波整流，或借助于采用以傳統方式排列的四個二極管的電橋來完成全波整流。
然而，在前向偏置時，二極管在其輸入和輸出端子之間呈現的電壓降略大于閾值電壓，在此閾值電壓下電流開始流入二極管。對于硅結型二極管，這個電壓降可以是約為0.7伏，在肖特基二極管的情況下，約為0.4伏。所以，加到時間保持電路的電壓可以比AC電壓發生器提供的電壓小1.4伏，其結果是功率受到損失。在許多情況下，例如在低功率、低電壓的應用中，這種功率損失變成很顯著，因而是不希望有的。
為了克服這種損失，在理論上可以增加AC發生器線圈的圈數。然而，具有大圈數的線圈很笨重，并可能難于裝進小體積的鐘表(例如手表)中可提供的有限空間中。如果人們要做出這種具有足夠小直徑的繞組的線圈以使得它不笨重，則它的制造將成為很難和很貴的。增加AC發生器線圈的圈數也增加線圈的電阻，因而，附加了功率損失。
而且，上述的電壓降導致能提供給時間保持電路并且以后由時間保持電路存儲的能量的減小。如果AC發生器在任何持續的時間間隔內不工作，那麼在這個不工作時間間隔內，只有較少的能量用于驅動和保持時間保持電路正確地工作。
本發明的一個目的是提供一種可減輕和克服已知整流器缺點的整流器。
本發明的另一個目的是提供在把交流信號變換為直流信號的期間能量損失最小的整流器。
本發明的再一個目的是提供能以集成電路形式實現的整流器，優選地，它是以CMOS技術實現的，它使所需要的外部元件數最小。
本發明的又一個目的是提供實現簡便、經濟的和占用最小體積的整流器。
考慮到此，本發明提供了一種用于電源電路的整流器，包括被連接在輸入和輸出端子之間的二極管，其特征在于，所述整流器還包括在基片上形成的并具有一個控制電極和兩個傳導電極的晶體管，這兩個傳導電極分別連接到所述輸入端和輸出端子；以及由所述電源電路供電的比較器，它具有分別連接到所述輸入和輸出端子的兩個輸入端，和連接到所述晶體管控制電極的一個輸出端。
二極管在啟動時，確保整流器在輸入和輸出端子之間導通。一旦達到比較器的最小電源電壓，二極管就被比較器控制的晶體管短路，這樣，在正常工作時，整流器的電壓降大大降低。
在本發明的優選實施例中，二極管可以由在基片上形成的寄生結型二極管構成，以便使所需要的外部元件數再進一步最小化。
從以下的對于整流器的各種不同實施例的非限制性例子的說明，本發明的其它目的和優點將變得很明顯。這些說明將參照附圖被給出，其中-

圖1是包括按照本發明的整流器的半波整流器電路的一個實施例的電路原理圖；-圖2是包括按照本發明的多個整流器的全波整流器電路的一個實施例的電路原理圖；-圖3是構成圖2的兩個整流器的一部分的晶體管的橫截面示意圖；-圖4是包括按照本發明的多個整流器的全波整流器電路的另一個實施例的電路原理圖；-圖5是包括按照本發明的多個整流器的全波整流器電路的再一個實施例的電路原理圖；-圖6是構成圖5的整流器的一部分的晶體管的橫截面示意圖；-圖7是通過圖5的兩個晶體管的擴散而形成的幾個寄生元件的示意-圖8是顯示圖4的整流器的MOS晶體管的空間排列的實施例的示意圖；現在參照圖1，圖上顯示了有源整流器1，包括MOS晶體管2，比較器3，和二極管4，該二極管優選地是通過把MOS晶體管2擴散在基片中而形成的。在本文中，術語“有源整流器”是指通過使用至少一個有源元件(例如，運算放大器，比較器，晶體管或類似元件)來整流交流信號的器件，它必須由電源供電，與此相對的是“無源整流器”，它只使用無源元件，例如，二極管。類似地，在以下說明中的名詞“基片”是指在其上形成晶體管的基片，阱(well)或任何其它結構。
MOS晶體管2包括柵極5，源極6，和漏極7，這后兩個電極分別連接到輸出端子8和輸入端子9。MOS晶體管最好是通常的關斷器件(OFFdevice)，例如，增強型MOSFET，它在加在其柵極和源極之間的電壓為零時，沒有明顯的漏電流。
比較器3的兩個輸入端分別被連接到端子8和9。比較器3的輸出優選地通過倍壓器10被連接到MOS晶體管2的柵極5。在運行期間，比較器3比較在端子8和9之間的電位差。當在端子8和9之間的電位差為正值時，邏輯高信號被提供給倍壓器10的輸入端。類似地，當在端子8和9之間的電位差為負值時，邏輯低信號被提供給倍壓器10的輸入端。
倍壓器10在來自比較器的輸出信號被加到晶體管2的柵極5之前放大該輸出信號。這樣由倍壓器10加在MOS晶體管2的柵極和源極之間的電壓便起作用，使得在任何給定的漏-源電壓下，晶體管2的漏電流最大。因此，當晶體管2處在導通狀態時，在漏極和源極之間的電阻保持為極低。在p-型MOS晶體管的情況下，這種現象被稱為負柵極過激勵，或在n-型MOS晶體管的情況下，這種現象被稱為正柵極過激勵。然而，應當看到，本發明的其它實施例可以省略使用這樣的倍壓器，因為即使沒有這種特性，在按照本發明的有源整流器上的電壓降也出現明顯降低。
有源整流器1的端子8和9與AC發生器11串聯，該發生器在其端子和負載12上提供AC電壓。有源整流器1提供對由AC發生器11給出的AC電壓的半波整流，并提供這個直流整流電壓給負載12。負載12包括至少一個電容元件，以使它能存儲電荷，這樣，正如下面所解釋的，作為用于比較器3和倍壓器10的電源而進行工作。
從比較器3和倍壓器10都由有源整流器1本身產生的整流器直流電壓來激勵的意義上，有源整流器1提供了它自己的電源電壓。比較器3和倍壓器10每個包括兩個電源端子，它們分別連接到端子8和在AC發生器11與負載12之間的公共點。
AC發生器11可以是通常在手表中包含的類型，因此將不作詳細描述。這樣的手表包括振動塊(oscillating weight)，其中旋轉中心和重力中心彼此之間是偏心的。由手表運動造成的振動塊的旋轉被安排成使得構成AC發生器一部分的轉子旋轉。轉子包括永久磁鐵，并由定子包圍。線圈被繞在構成定子一部分的芯心上。轉子的旋轉在線圈中感應一個以交流電壓形式出現的電動勢。
例如，當包括圖1所示的電路的手表留在靜止位置一段長時間，因而負載12被完全放電時，在AC發生器11、有源整流器1或負載12中沒有電流流動。因此，在端子8和在AC發生器11與負載12之間的公共點之間基本上不出現電壓。所以，沒有足夠的電源電壓來使得比較器3和倍壓器10能工作。在不存在加到其柵極5上的信號時，MOS晶體管處在非傳導狀態，沒有明顯的漏極電流流動。
在AC發生器11啟動后，例如當手表被用戶拿起并戴上時，在其端子上產生交流(AC)電壓，且相應的AC電流開始流動。當MOS晶體管2處在非導通狀態時，這個電流通過寄生二極管4，并由該二極管半波整流。這樣，在負載12上建立了整流的DC電壓，借此，使得負載能執行它的設計的運行。在手表的情況下，負載12可以是時間保持電路，且AC發生器11的啟動將使時間保持電路能開始進行時間保持運行。
一旦這個電流已建立，負載12能為在有源整流器端子8和在AC發生器11與負載12之間的公共點之間的電壓存儲足夠的電荷，以便使該電壓超過為使比較器3和倍壓器10能工作所需要的最小供電電壓。
由于流過寄生二極管4的電流，在有源整流器端子8和9之間起始存在有約0.7伏的電位差。一旦至少提供了最小供電電壓，這個電位差可被比較器3檢測到，比較器3連同倍壓器10一起提供一個信號給MOS晶體管2的柵極5，從而使后者導電。由于它的極低的電阻，這樣MOS晶體管2有效地短路了寄生二極管4，從而，它使得在有源整流器端子8和9之間的電壓降大大地減小。
此后，只要在有源整流器端子8和在AC發生器11與負載12之間的公共點之間的電壓超過所需的最小供電電壓，AC發生器11產生的AC電流就繼續被比較器3、MOS晶體管2和在本實施例中的倍壓器10進行半波整流。這樣，MOS晶體管2在由AC發生器11產生的交流電壓的每正半周內被設置在導電狀態，而每負半周內被設置在非導電狀態。
將會看到，圖1的MOS晶體管2可以由n-型MOS(NMOS)或p-型MOS(PMOS)晶體管構成。
現在參照圖2，圖上顯示了用于圖1的AC發生器11和負載12的整流器電路的另一個實施例。整流器電路20是全波整流器，正如所看到的，包括多個按照本發明的整流器。整流器電路20包括第一PMOS晶體管21和相關的比較器22、寄生二極管23和倍壓器24。這些元件以上面相對于圖1的有源整流器所描述的方式互連在兩個端子25和26之間。同樣地，整流器電路20包括另一個PMOS晶體管27和相關的比較器28、寄生二極管29和倍壓器30，這些元件以上述的方式互連在兩個端子26和31之間。
整流器電路20包括另兩個PMOS晶體管32和33。PMOS晶體管32被連接到相關的比較器35和倍壓器36，而PMOS晶體管33被連接到相關的比較器37和倍壓器38，它們分別以上述的方式被互連。PMOS晶體管32的漏極和源極被連接在端子25和端子34之間，而PMOS晶體管33的漏極和源極被連接在端子31和端子34之間。
比較器35的兩個輸入端被分別連接到端子26和端子31，而比較器35的兩個輸入端被分別連接到端子25和端子26。
另外，整流器20包括分別被連接在PMOS晶體管32和33的漏極和源極之間的兩個非寄生二極管39和40。這些二極管例如可以是分立二極管或集成二極管，諸如多晶體二極管。
AC發生器11把它的兩個輸出端子連接在端子25和端子31之間，而端子26和端子34被連接到負載12，以便向其提供供電電壓。這兩個端子的電位分別被稱為VDD和VFWR。另外，端子25和端子31的電位分別被稱為VGEN1和VGE2。
圖3顯示了擴散在N基片50上的PMOS晶體管27和33的橫截面示意圖；晶體管21和32也可被擴散在基片50上，以便具有基本上等同于圖3所示結構的結構。
在本實施例中，基片由弱摻入的n-型硅構成，以符號N-表示。PMOS晶體管27包括兩個強摻入的p-型區51和52，它們構成其漏極和源極。多晶體硅或金屬電極53構成PMOS晶體管21的柵極，并通過薄絕緣材料(諸如硅氧化物)(圖上未示出)使它和在區域51和52之間的通道分隔開。另外，與PMOS晶體管27有關的強摻入的n-型區55被擴散到基片50中，把后者連接到供電電位VDD，以便使基片50能適當地偏置。
同樣地，PMOS晶體管33包括兩個強摻入的p-型區56和57，它們構成其漏極和源極。多晶體硅或金屬電極58構成PMOS晶體管33的柵極，并通過硅氧化物的薄絕緣材料使它和在區域56和57之間的通道分隔開。與PMOS晶體管33有關的強摻入的n-型區59被擴散到基片50中，把這一后者連接到供電電位VDD，以便使基片50能適當地偏置。
正如半導體器件的技術人員將會看到的，結型二極管由分別具有p-型摻雜劑和n-型摻雜劑的兩個相鄰的非本征硅區形成。在p和n區處的邊界被稱為pn結，且p和n區分別構成結型二極管的正極和負極。再次參照圖3，可以看到，由于PMOS晶體管27的擴散，寄生結型二極管29被固有地構成在p型區51和n-型基片50之間，這一后者通過諸如n型區域55那樣的區域，被固定到供電電位VDD。這樣，這個寄生結型二極管29被有效地并聯到PMOS晶體管27的漏極和源極之間，并提供其相關的有源整流器支路的導通，而提供給比較器和倍壓器的供電電壓小于這后者所需要的最小供電電壓。同樣地，寄生結型二極管23由于PMOS晶體管21的擴散而被固有地形成在基片50上。
然而，在圖2所示的實施例中，沒有這樣的寄生二極管被做在PMOS晶體管32和33的漏極和源極之間。所以，二板管39和40必須由離散的二極管構成，或者被分開地擴散在基片50上，或者在基片50外部構成。
當包括圖2所示的電路的手表停留在靜止位置一段長時間時，負載12被完全放電，在AC發生器11、有源整流器1或負載12中沒有電流流動。因此，在端子26和34之間基本上沒有電壓出現。所以，沒有足夠的電源電壓能使得比較器22，28，35和37以及倍壓器24，30，36，和38工作。在不存在加到其各自的柵極上的適當控制信號時，MOS晶體管21，27，32和33處在非導通狀態，沒有明顯的漏極電流流過這些晶體管的任一個晶體管。
在AC發生器11啟動后，在其端子上產生交流(AC)電壓。在這個AC電壓的正半周內(即，當電位VGEN1大于VGE2時)，這個電流通過寄生二極管23流到負載12和流到分立二極管40。同樣地，在這個AC電壓的負半周內(即，當電位VGEN1小于VGEN2時)，這個電流通過寄生二極管29流到負載12和流到分立二極管39。
這樣，在負載12上建立了整流的DC電壓，因此，使得負載能執行它的設計的運行。在手表的情況下，負載12可以是時間保持電路，且AC發生器11的啟動將使時間保持電路能開始進行時間保持運行。
一旦這個電流已建立，負載12能為在有源整流器端子26和34之間的電壓存儲足夠的電荷，以便使該電壓超過為使比較器22，38，35和37以及倍壓器24，30，36和38能工作所需要的最小供電電壓。
一旦在由AC發生器11提供的AC電壓的每個正半周期間至少最小供電電壓可供使用時，二極管23上的電位差可被比較器22檢測，比較器22連同倍壓器24一起提供一個信號給PMOS晶體管21的柵極，從而使后者導電。由于它的極低的電阻，這樣PMOS晶體管21有效地短路了寄生二極管23，因此，它使得在有源整流器20的端子26和25之間的電壓降大大地減小。
由于比較器22和37的輸入端都分別連接到端子25和26，所以比較器37連同倍壓器38在每個正半周內將同樣地使得PMOS晶體管33導電。這樣，PMOS晶體管33有效地短路了寄生二極管40，因此，它使得在有源整流器20的端子31和34之間的電壓降大大地減小。
以同樣方式，在由AC發生器11提供的AC電壓的每個負半周內，二極管29上的電位差被比較器28檢測，比較器28連同倍壓器30一起提供一個適當的控制信號給PMOS晶體管27的柵極，因此使后者導電。這樣PMOS晶體管27短路了寄生二極管29，因此，它使得在有源整流器20的端子26和31之間的電壓降大大地減小。
由于比較器28和35的輸入端都分別連接到端子26和31，所以比較器35連同倍壓器36在每個負半周內將同樣地使得PMOS晶體管32導電。這樣，PMOS晶體管32有效地短路了分立二極管39，因此，它使得在有源整流器20的端子25和34之間的電壓降大大地減小。
通過考慮圖2的整流器20的運行，將會認識到，在它的某些組成部分中，有一些功能重復。為此目的，從此圖中可以看到，比較器22和37的兩個輸入端都被連接到端子26和25并且它們的功能是一樣的。同樣地，也可看到，比較器28和35、倍壓器24和38以及倍壓器30和36也是相同的。所以，有可能省略這些重復的電路元件的某些部分或全部，以便簡化按照本發明的整流器的設計。
現在參照圖4，圖上顯示了表示本發明的再一個實施例的整流器70，其中這些重復的元件已被省略。整流器70和圖2的整流器20相同，但是已去掉了比較器35和37以及倍壓器36和38。因此，PMOS晶體管32的柵極被直接連接到倍壓器30的輸出端，而PMOS晶體管33的柵極被直接連接到倍壓器24的輸出端。
不管這種簡化，無論如何，可能會有這樣的一些應用情況，其中更寧可采用圖2的整流器20，而不用圖4的整流器70。因為整流器70中的比較器22和28每個都需要通過兩個倍壓器激勵兩個MOS晶體管，它們的能量消耗將大于圖2的整流器20中的相應的比較器。同樣地，由于構成整流器的一部分的倍壓器24和30每個激勵兩個MOS晶體管，所以它們的表面積將大于整流器20中的相應的倍壓器。
在圖2和4中所示的本發明的實施例中，都要求將非寄生的二極管連接到兩個晶體管的漏極和源極之間，以構成整流器20和70的整流器電橋，即分立二極管39和40被連接在PMOS晶體管32和33的漏極和源極之間。
圖5顯示了本發明的再一個實施例，其中不需要這樣的分立二極管元件。這個圖顯示了整流器100，該整流器100和圖4的整流器70相同，除了PMOS晶體管32和33、以及分立二極管39和40已被省略以外。在它們的位置上，整流器100包括兩個NMOS晶體管101和102。NMOS晶體管101的漏極和源極分別連接到端子25和34，而NMOS晶體管102的漏極和源極分別連接到端子31和34。NMOS晶體管101和102的柵極分別連接到端子31和25。
另外，全波整流器100包括兩個寄生雙極結型晶體管103和104，它們由于NMOS晶體管101和102的漏極擴散而被構成。這將參照圖6來說明，圖上顯示了PMOS晶體管27(已相對于圖3進行描述)和NMOS晶體管102的橫截面圖，它們有利地擴散到基片50，作為互補型MOS晶體管(CMOS)。將會看到，晶體管21和101也可被擴散到基片50上，以便具有和圖3所示的結構基本上相同的結構。
NMOS晶體管102包括擴散到n型基片50中的弱摻入p型阱110。兩個強摻入n型區域111和112分別構成晶體管102的源極和漏極。多晶體硅或金屬電極113構成NMOS晶體管102的柵極，并由薄絕緣材料(諸如硅氧化物)(圖上未示出)使它和在區域111和112之間的通道分隔開。
兩個強摻入的p-型區域114和115被擴散到基片50中，把p-型阱連接到供電電位VFWR。另外，兩個強摻入的n-型區域116和117被擴散到基片50中，以便使基片50能適當地偏置到VDD。
正如從圖6中可看到的，NMOS晶體管102的擴散固有地形成了在n型區112和p-型區110之間的寄生結型二極管118，這一后者通過諸如p型區域114和115那樣的區域而被固定到供電電位VFWR。另外，寄生結型二極管119被形成在p型區110和n-型基片50之間，這一后者通過諸如n型區域116和117那樣的區域而被固定到供電電位VDD。這兩個結型二極管118和119分別形成圖5所示寄生雙極結型晶體管104的基極-發射極結和集電極-基極結。在有源整流器100的啟動狀態期間，寄生雙極結型晶體管104的基極-發射極二極管提供了其相關的有源整流器分枝的導通，而提供給比較器22和28以及倍壓器24和30的供電電壓小于它們的所需要的最小供電電壓。
寄生雙極結型晶體管103由于圖5所示的NMOS晶體管101的擴散而同樣地被形成。
在由AC發生器11產生的AC電壓的每個正半周內，在NMOS晶體管102的柵和源極之間加上的電位差VGEN1-VFWR使得該晶體管導通。這有效地短路了由晶體管104的基極-發射極結所構成的寄生結型二極管。因此，由AC發生器11產生的AC電流在每個正半周內通過PMOS晶體管21流到負載12和通過NMOS晶體管102。
在由AC發生器11產生的AC電壓的每個負半周內，在NMOS晶體管101的柵和源極之間加上的電位差VGEN2-VFWR使得該晶體管導通，這有效地短路了由晶體管103的基極-發射極結構成的寄生結型二極管。因此，由AC發生器11產生的AC電流通過PMOS晶體管27流到負載12和通過NMOS晶體管101。
有利地，圖5所示的有源整流器的實施例可以通過使用CMOS制造技術而被實現，這樣，MOS晶體管21，27，101和102由兩個n型/p型互補型MOS晶體管對組成。
在MOS晶體管的漏極和源極之間的正向導通的電阻RON由下式給出RON=1WLβ(VGS-VT)]]>其中，W是晶體管通道的寬度，L是晶體管通道的長度，VGS是柵-源電壓，VT是門限電壓，β是具有等于1的比值W/L的晶體管的當前的增益。
有源整流器100利用這一事實，NMOS晶體管的電流增益β比PMOS晶體管的電流增益近似大三倍。這樣，NMOS晶體管的電阻RON及因而源-漏電壓降固有地小于同樣尺寸的PMOS晶體管的電阻及源-漏電壓降。
無論如何，在導通狀態時，每個晶體管101和102上的電壓降可通過把兩個倍壓器的輸入端分別連接到端子31和25以及把它們的輸出端分別連接到晶體管101的柵極和晶體管102的柵極而進一步地減小。
現在參照圖7，圖上顯示了在圖5的結構中存在的幾個寄生元件的示意圖。這些元件包括兩個寄生雙極結型晶體管160和161以及兩個寄生電阻162和163。
正如從圖6中所能看到的，側向雙極結型晶體管160由在p型區域51和n型基片50之間的結型二極管(發射極-基極結)與在p型阱110和n型基片50之間的結型二極管(集電極-基極結)組成。而且，附加的發射極-基極結由在p型區域52和n型基片50之間的結型二極管組成。寄生晶體管160的集電極通過寄生電阻162連接到p型區域115，該寄生電阻代表電流流過p型阱110時的電阻。
同樣地，垂直雙極結型晶體管161由在n型區域51和p型阱110之間的結型二極管(發射極-基極結)與在p型阱110和n型基片50之間的結型二極管(集電極-基極結)組成。附加的發射極-基極結也由在n型區域111和p型阱110之間的結型二極管組成。寄生晶體管161的集電極通過寄生電阻163連接到n型區域54，該寄生電阻163代表電流流過n型基片50時的電阻。
將會指出，晶體管161的基極和晶體管160的集電極是公共的(即，n型基片50)，晶體管160的基極和晶體管161的集電極也是公共的(即，p型阱110)。
當圖5的MOS晶體管21，27，101和102被擴散到圖6的基片50時，必須當心避免閂鎖(latch-up)效應的風險。這種現象是在CMOS技術中熟知的，可通過考慮圖7所示的元件而理解。在由AC發生器11產生的AC電壓的每個正半周期間內，電位差VGEN1-VDD引起晶體管160中的集電極-發射極電流。這個集電極電流流過電阻162，并在其上造成電位差。這個電位差被加在晶體管161的基極和發射極之間，它使晶體管161導通。這樣，造成集電極電流流過電阻163，并在其上造成電位差。這個電位差被加在晶體管160的基極和發射極之間，因此它確保晶體管160處在導通狀態。
當電位差VFWR-VGEN2引起晶體管161中的集電極-發射極電流時，可觸發類似的閂鎖效應。這兩種閂鎖觸發機制是CMOS電路的特征，但在圖5所示的實施例中，這些觸發機制同時發生。
所以，可以看到，每個晶體管可能阻止另一個晶體管使它不能在導電和非導電狀態之間交變。這樣的閂鎖或競爭(race-around)條件會有效地阻塞晶體管的運行，并阻止有源整流器正確運行。特別是，當閂鎖狀態期間，電流消耗可能高到100毫安，將會阻止整流器起始運行。對于使用n型和p型晶體管的實施例，由于造成如圖7所示的寄生雙極性結型晶體管，閂鎖風險是更大的。
對于有源整流器20，70和100的拓撲結構可作出幾種改進，以便提出這些關系。
如在圖6中所看到的，例如，弱摻入p型區域被擴散到基片50中。在這些區的頂部，分別擴散了強摻入p型區172和173。雖然區170到173在圖6中被表示為分開的區，但事實上，區170到173可以以整個地環繞PMOS晶體管27的p型環的形式被擴散。這個環起到寄生晶體管160的“偽集電極”的作用，它被“直接連接”到電位VFWR，如以圖7中的參考符號174表示。這樣，使流過寄生電阻162的集電極電流最小化，因而，減小了應用足夠大的基極-發射極電壓以使得晶體管161導通的風險。優選地，如圖6所示的區170和171被擴散的深度至少等于p型阱110的深度，以便使這種效果最大化。
同樣地，區116和117也可以以整個地環繞NMOS晶體管102的n型環的形式被擴散。這個環起到寄生晶體管161的偽集電極的作用，它被“直接連接”到電位VDD，如以圖7中的參考符號175表示，這樣，使流過寄生電阻163的集電極電流最小化，以及減小了應用足夠大的基極-發射極電壓以使得晶體管160導通的風險。
而且，區114和115可以以第二環的形式被擴散，在這種情況下它也是整個地環繞NMOS晶體管102的p型環。通過使這個環離開晶體管102的距離最小，電阻162的阻值能被最小化，這導致加到晶體管160的基極-發射極電壓最小。
區54和55也可以以第二環的形式被擴散，在這種情況下它也是整個地環繞PMOS晶體管27的n型環。通過使這個環離開晶體管27的距離最小，電阻163的阻值能被最小化，這導致加到晶體管161的基極-發射極電壓最小。
另外，由于前面所述的雙觸發機制，把在由AC發生器11產生的AC電壓的每個半周內導通的MOS晶體管互相分開是有利的。例如，如圖8所示，都在每個正半周內導通的PMOS晶體管21和NMOS晶體管102可由PMOS晶體管27互相分開。同樣地，都在每個負半周內導通的PMOS晶體管27和NMOS晶體管102可由PMOS晶體管21互相分開。在任何給定時間導通的兩個MOS晶體管的這樣的互相分開起到減小雙極晶體管160和161的電流增益的作用，從而更難于達到閂鎖條件。
在本發明的使用四個MOS晶體管的其它實施例中，PMOS晶體管，例如圖中標以參考數字32和33的那些晶體管，將被做成源極跟隨器，借此，源極上的輸出跟隨漏極的電位。(這種結構類似于雙極結型晶體管的發射極跟隨器的結構。)所以，在這樣的應用中，希望使用具有較大增益的倍壓器，以便確保這些PMOS晶體管的正確的切換運行。
最后，應當看到，可以對有源整流器作出各種不同的修正和/或增補，而不背離在附屬權利要求中所規定的本發明的范圍。
例如，雖然在以上說明中參照了MOS晶體管，但其它實施例可使用其它類型的具有一個控制極和兩個傳導電極的晶體管，例如雙極結型晶體管。在這后一種情況中，比較器(以及，有時是倍壓器)可以適合于提供足夠的基極電流以便把雙極結型晶體管激勵到飽和，因而把它們的集電極-發射極電壓減小到幾乎為零。然后，在電路設計上可適當地考慮由于擴散造成的寄生結型二極管，以便獲得本發明的優點。
雖然，上述的例子包括被制做在n型基片和/或p型阱上的晶體管，但將會看到，本發明也適于應用到被制做在p型基片和/或n型阱上的晶體管。
權利要求
1.一種用于電源電路的整流器，包括--被連接在輸入端子(9)和輸出端子(8)之間的二極管(4)，其特征在于，還包括--在基片(50)上形成的并具有一個控制電極(5)和兩個傳導電極(6，7)的晶體管(2)，這后兩個電極分別被連接到所述的輸入端子(9)和所述的輸出端子(8)、以及--由所述電源電路供電的比較器(3)，具有分別被連接到所述輸入端子(9)和所述輸出端子(8)的兩個輸入端(+，-)，和被連接到所述晶體管控制電極(5)的一個輸出端。
2.按照權利要求1的有源整流器，其特征在于，所述二極管(4)由在所述基片(50)上形成的寄生結型二極管組成。
3.按照權利要求1或2的有源整流器，其特征在于，它還包括--連接在所述比較器(3)輸出端和所述晶體管控制端子(5)之間的倍壓器(10)。
4.按照先前權利要求的任一項的有源整流器，其特征在于，其中所述晶體管(2)是MOS晶體管。
5.一種用于電源電路的橋式整流器，包括--第一整流器(21-24)，被連接在第一輸入端子(25)和第一輸出端子(26)之間，--第二整流器(27-30)，被連接在第二輸入端子(31)和所述第一輸出端子(26)之間，--第三整流器(32，35，36，39；101，103)，被連接在所述第一輸入端子(25)和第二輸出端子(34)之間，--第四整流器(33，37，38，40；102，104)，被連接在所述第二輸入端子(31)和所述第二輸出端子(34)之間，其特征在于，所述第一，第二，第三，或第四有源整流器中的至少一個整流器由按照權利要求1到4中任一項的有源整流器組成。
6.按照權利要求5的橋式整流器，其特征在于，構成所述第一，或第二有源整流器中的至少一個整流器的一部分的晶體管是p型MOS晶體管。
7.按照權利要求5或6的橋式整流器，其特征在于，所述第三有源整流器(101，103)包括--在所述基片(50，110)上形成的并具有柵極、漏極和源極的n型MOS晶體管(101)，這后兩個電極被連接在所述的第一輸入端子(25)和所述的第二輸出端子(34)之間，以及--在所述基片(50，110)上形成的寄生結型二極管(103)，被連接在所述的第二輸出端子(34)和所述的第一輸入端子(25)之間。
8.按照權利要求5到7的任一項的橋式整流器，其特征在于，所述第四有源整流器(102，104)包括--在所述基片(50，110)上形成的并具有柵極、漏極和源極的n型MOS晶體管(102)，這后兩個電極被連接在所述的第二輸入端子(31)和所述的第二輸出端子(34)之間，以及--在所述基片(50，110)上在所述的第二輸出端子(34)和所述的第一輸出端子(26)之間形成的寄生結型二極管(104)。
9.按照權利要求5到8的任一項的橋式整流器，其特征在于，構成所述第一、第二、第三、和第四有源整流器的一部分的晶體管作為CMOS晶體管被形成在所述基片(50)上。
10.按照權利要求5到9的任一項的橋式整流器，其特征在于，它還包括--至少一個第一環(170-173)被形成在所述基片(50，110)上，它整個地環繞一個所述晶體管，并作為該晶體管的偽集電極工作。
11.按照權利要求5到10的任一項的橋式整流器，其特征在于，構成所述第一和第四有源整流器的那些晶體管在所述基片(50，110)上被構成所述第二或第三有源整流器的晶體管之一將其互相分離開，以及構成所述第二和第三有源整流器的那些晶體管在所述基片(50，110)上被構成所述第一，或第四有源整流器的晶體管之一將其互相分離開。
12.一種包括AC發生器(11)和時間保持電路(12)的手表，其特征在于，所述AC發生器(11)和所述時間保持電路(12)由按照權利要求1到4的任一項的有源整流器所互連。
13.一種包括AC發生器(11)和時間保持電路(12)的手表，其特征在于，所述AC發生器(11)和所述時間保持電路(12)由按照權利要求5到11的任一項的橋式整流器所互連。
全文摘要
用于電源電路的有源整流器,包括被連接在輸入端子(9)和輸出端子(8)之間的二極管(4),其特征在于,還包括在基片(50)上形成的并具有一個控制電極(5)和兩個傳導電極(6,7)的晶體管(2),這后兩個電極分別被連接到所述的輸入端子(9)和所述的輸出端子(8),以及包括由所述電源電路供電的比較器(3),它具有分別被連接到所述輸入端子(9)和輸出端子(8)的兩個輸入端(+,－),和被連接到所述晶體管控制電極(5)的一個輸出端。
文檔編號H01L29/861GK1209222SQ96180134
公開日1999年2月24日 申請日期1996年12月23日 優先權日1995年12月29日
發明者P·諾瓦克, R·布格曼 申請人:Em微電子馬林有限公司