專利名稱：導電插塞的制造方法
技術領域：
本發明涉及一種集成電路器件的制作工藝方法，特別是涉及一種集成電路導電插塞(plug)的制造方法，用以避免孔洞(voids)的產生。
當集成電路的集成度增加，使得晶片的表面無法提供足夠的面積來制作所需的內連線(interconnects)時，為了配合MOS晶體管縮小后所增加的內連線需求，兩層以上金屬層設計，便逐漸成為許多集成電路所必需采用的方式。特別是一些功能較復雜的產品，如微處理器(Microprocessor)，甚至需要更多層的金屬層，才能完成微處理器內各個元件間的連接，而不同金屬層之間可以用導電插塞來連接。
通常，導電插塞的制作，是蝕刻一絕緣層以形成一接觸口(contact hole)，將導電材料填入此接觸口，而常用的導電材料例如是鎢，由于導電材料與絕緣層的粘著能力(adhesion)不好，故必須在導電材料與絕緣層之間形成一層同時具有粘合(glue)與阻擋(barrier)作用的物質，常用的粘合/阻擋物質有以物理氣相沉積法(PVD)或是化學氣相沉積法(CVD)所形成的鈦(Ti)/氮化鈦(TiNx)或鎢化鈦(TiW)等。
為了更清楚了解集成電路導電插塞的制作工藝，下面列舉一個例子，以說明現有技術的制造方容易產生孔洞的原因。
請參照
圖1，其示出一種現有技術的集成電路導電插塞的制造方法所形成的剖面構造圖。其制造方法包括利用傳統的工藝在硅基底10上形成一包括柵極及源/漏極的晶體管等器件。接著，在硅基底上形成一絕緣層12，例如硼磷硅玻璃(BPSG)或氧化層(oxide)。然后，蝕刻去除一部分絕緣層12，用以形成一接觸窗口13，其露出導電材料區10a，例如用各向異性蝕刻法來形成上述接觸口13。其次，在接觸口13的底部及側壁上形成一擴散阻擋層14，其還延伸至絕緣層12上方，例如利用物理氣相沉積法形成一層鈦，再形成一層氮化鈦所構成的復合層，其除了防止擴散外，還有增加粘著性的功用。接著，形成一導電材料16，其填入接觸口13，例如利用物理氣相沉積法或化學氣相沉積法形成一鎢、銅、或鋁，由于階梯覆蓋能力(step coverage)不佳，而造成孔洞18的產生。
上述集成電路導電插塞的制作工藝，在絕緣層內的接觸口填入導電材料之前，先沉積一擴散阻擋層，以作為阻擋/粘著層，此時接觸口變窄，加上擴散阻擋層表面平坦、沉積位置(sites)較少，使得沉積導電材料時產生孔洞的問題，其不僅造成阻值提高，甚至當孔洞過大時發生斷路的情況，嚴重影響器件的性能。
因此，本發明的主要目的，是提供一種集成電路導電插塞的制造方法，其在沉積導電層之前，先利用等離子(plasma)處理擴散阻擋層，以避免后續導電材料填入產生孔洞的問題。
為達到上述目的，本發明提供一種導電插塞的制造方法，包括下列步驟在一半導體基底上形成一具有導電區的器件；在該半導體基底上形成一絕緣層，蝕刻該絕緣層，用以形成一接觸口，其露出該器件的導電區；在該接觸口的表面形成一擴散阻擋層；在一反應室之中，以氫氣等離子處理該擴散阻擋層；以及在該接觸口填入一導電材料，以形成一導電插塞。
為讓本發明的上述和其他目的、特征、和優點能更明顯易懂，下文特舉一個優選實施例，并配合附圖作詳細說明。附圖中圖1示出現有技術的一種集成電路導電插塞的制造方法所形成的剖面構造圖；以及圖2示出根據本發明的一個優選實施例的制造方法所形成的剖面構造圖。
請參閱圖2，其示出根據本發明的一個優選實施例的制造方法所形成的剖面圖。
首先，利用傳統的制作工藝在半導體基底20，例如是硅基底上形成一包括柵極及源/漏極的晶體管。接著，在半導體基底20上形成一絕緣層22，例如沉積一層硼磷硅玻璃。然后，蝕刻絕緣層22，以形成一接觸口23，其露出一導電材料區20a，例如源/漏極區、柵極區、或金屬材料區，而去除絕緣層22的方法，例如利用光刻工藝(photolithography)與各向異性蝕刻法形成。接著，在接觸口23的底部及側壁上形成一擴散阻擋層24，其延伸至絕緣層22之上。例如利用物理氣相沉積法形成一層鈦(Ti)，再形成氮化鈦(TiNx)所構成的復合層。其次，在一反應室中，以一氫氣等離子處理擴散阻擋層24，其操作條件如下等離子體功率小于3000瓦；通入反應室的氫氣流量小于3000sccm；反應溫度小于1000℃；而反應時間則界于10秒與10分鐘之間。接著，形成一導電材料26，以填入接觸口23，例如利用物理氣相沉積法或化學氣相沉積法形成鎢、銅、或鋁金屬，以形成一導電插塞，其產生的孔洞28非常小。
上述實施例中，其利用氫氣等離子體法處理擴散阻擋層，其通過高能量粒子作用可增加擴散阻擋層的密度，可使接觸口變大；并且在擴散阻擋層表面形成許多微細小孔(pores)，使表面粗糙，而增加后續導電材料沉積位置，使得導電材料的沉積更均勻，因此大幅改善了孔洞的問題。另外，另一優點為，經氫氣等離子體法處理的擴散阻擋層(Ti/TiNx)，其中TiNx的x值會降低而使接觸阻值下降。
雖然已公開了本發明的一個優選實施例，但是其并非用以限定本發明，本領域的技術人員在不脫離本發明的精神和范圍內，可以作出一些更動與改進，因此本發明的保護范圍應當由后附的權利要求書及其等同物所限定。
權利要求
1.一種導電插塞的制造方法，包括下列步驟在一半導體基底上形成一具有導電區的器件；在該半導體基底上形成一絕緣層；蝕刻該絕緣層，用以形成一接觸口，其露出該器件的導電區；在該接觸口的表面形成一擴散阻擋層；在一反應室中，以氫氣等離子體處理該擴散阻擋層；以及在該接觸窗口填入一導電材料，以形成一導電插塞。
2.如權利要求1所述的制造方法，其中，該擴散阻擋層是鈦/氮化鈦的復合層。
3.如權利要求1所述的制造方法，其中，該氫氣等離子體處理的操作條件如下等離子體功率小于3000瓦；通入反應室的氫氣流量小于3000sccm；反應溫度小于1000℃；和反應時間界于10秒與10分鐘之間。
4.如權利要求1所述的制造方法，其中，該導電材料是鎢。
5.如權利要求1所述的制造方法，其中，該導電材料是金。
6.如權利要求1所述的制造方法，其中，該導電材料是鋁。
7.如權利要求1所述的制造方法，其中，該導電材料是利用化學氣相沉積法形成的。
8.如權利要求1所述的制造方法，其中，該導電材料是利用物理氣相沉積法形成的。
全文摘要
一種導電插塞(plug)的制造方法,用以避免孔洞(voids)的產生,包括下列步驟:在一半導體基底上形成一具有導電區的器件;在該半導體基底上形成一絕緣層,蝕刻該絕緣層,用以形成一接觸口,其露出該器件的導電區;在該接觸窗口的側表面形成一擴散阻擋層;在一反應室中,以氫氣等離子處理該擴散阻擋層;以及在該接觸口填入一導電材料,以形成一導電插塞。
文檔編號H01L21/285GK1185033SQ96121898
公開日1998年6月17日 申請日期1996年12月10日 優先權日1996年12月10日
發明者吳坤霖, 盧宏柏, 林振堂 申請人:聯華電子股份有限公司