專利名稱：低壓化學氣相沉積Ta的制作方法
技術領域：
本發明總體上涉及一種制作半導體存儲器件的存儲單元中電容電介質的方法，特別是涉及一種制作高密度疊層動態隨機存取存儲器(DRAM)器件存儲單元的電容電介質的低漏電流電極的方法。更具體地說，本發明涉及可在低壓條件之下，在一冷壁化學氣相反應器中沉積氧化鉭，以爐管方式以大批量的退火制作高密度半導體存儲器件的存儲電介質的方法，其具有良好的電容與漏電流特性。
高密度的半導體存儲器件，特別是動態隨機存取存儲器(DRAM)，正被發展進入以十億比特(giga-bit)為單位計的存儲密度領域之中。現在密度以百萬比特計的存儲器件技術范疇中所使用的介電存儲材料仍無法突破大約256M存儲器件的密度。這主要是由于其存儲單元中所能維持的電荷量，因不可避免的泄漏現象而在需要進行充電之前無法持續合理的時間。
在本技術領域中，被考慮選用作為下一代十億比特存儲器件的存儲介電材料中，諸如Ta2O5，由于其自有的高電容率(permittivity)以及優良的階狀覆蓋(step coverage)特性，似乎是一種極適合的材料。不過，在利用目前的制作工藝而使用這類具高介電常數的材料作為存儲單元的存儲介電材料時，其高漏電流的性質卻構成了實用上的極大問題。截至目前為止，如何避免或減低Ta2O5的高漏電流問題，使Ta2O5適于工業大量生產的方式被使用作為半導體存儲器件的存儲介電材料，仍在研究開發。
本發明的主要目的在于提供一種半導體存儲器件的具有低漏電流特性的電容電介質的制作方法。
本發明的另一目的在于提供一種半導體存儲器件在低壓環境狀態下的具有低漏電流特性的電容電介質的制作方法。
本發明的又一目的在于提供一種半導體存儲器件在低溫環境狀態下的適于批量生產，低成本且具有低漏電流特性的電容電介質的制作方法。
為達到此目的，根據本發明提供一種制作半導體存儲器件的具有低漏電流特性的Ta2O5薄膜電容電介質的方法，該方法的步驟包括首先預備承載有一NH3氮化多晶硅電極層的一半導體硅基底，并在該電極層上沉積Ta2O5的一層薄膜。接著再于N2O氣體中對該Ta2O5薄膜在大約800℃的溫度下，持續大約30分鐘進行退火處理。此退火處理適合于在一爐管中以批次大量的方式進行處理，可獲得低漏電流與高可靠性的半導體存儲電容介電材料。
通過以下結合附圖對優選實施例的詳細描述，本發明的上述及其它目的，優點和特征會更加清楚。附圖中
圖1a與1b分別顯示根據本發明的一個優選實施例的方法制作存儲器件的存儲電介質層及其頂電極的選定步驟的截面示意圖；圖2顯示沉積在一n+多晶硅上的Ta2O5薄膜在經過各種不同沉積后退火處理工藝處理之前與之后，作為有效電場的函數的漏電流特性；圖3顯示Ta2O5薄膜在經過各種不同沉積后退火處理工藝處理之后的臨界場分布特性；圖4顯示Ta2O5薄膜在經過各種不同沉積后退火處理工藝處理之后的可靠性(在不同電場時的壽命)。
為了提供半導體存儲器件的具有低漏電流特性的電容電介質，本發明的半導體制作方法將在下面所例舉的一優選實施例中予以說明，注意到附圖1a與1b中的半導體截面結構尺寸并不具備精確的比例，其只被用來以示意方式說明本發明的制作方法。
步驟1預備承載有一電極層的一半導體硅基底，以供利用Ta2O5薄膜作為高密度存儲器件的存儲單元電容電介質層。
如圖1a所示，基底10可以為，例如，一n+型硅(Si)基底，或一n+型的多晶硅(poly-Si)基底，其上承載有以NH3氮化的多晶硅電極層。此硅晶圓可作為待制作的存儲器件的存儲單元電容的基底電極。
步驟2在硅基底上沉積Ta2O5的一層薄膜。
如圖1b所示，厚度約為8-16nm的Ta2O5的一層薄膜12，可以利用在諸如低壓化學氣相沉積(LPCVD，low pressure chemical vapor deposition)法沉積而成。
步驟3對硅基底上所沉積的Ta2O5薄膜進行退火處理。
對硅基底上沉積的Ta2O5薄膜12所進行的退火處理工藝，可以在N2O氣體的環境中，以大約800℃的溫度，持續進行大約30分鐘。這種退火工藝可以在一般的氧化爐管之中進行。這表明這種退火處理工藝可以以批次多片晶圓同時處理的方式進行，適合于工業上大量生產的要求。
上述的工藝步驟大致構成了本發明制作高存儲密度的半導體存儲器件，其存儲單元電容的低漏電流LPCVD Ta2O5薄膜存儲介電材料的制作方法。當然，本技術領域的技術人員能夠理解，完整的半導體存儲器件制作工藝還包括未在此詳細描述的前置與后續處理工藝。
為了顯示前述步驟3中所描述的LPCVD Ta2O5薄膜存儲介電材料，經過在N2O氣體中進行過爐管退火處理工藝之后在其電氣特性上所造成的影響，沉積于NH3氮化多晶硅電極層上的多個LPCVD Ta2O5薄膜存儲介電材料樣品被以多種不同的后續退火處理工藝進行處理并互相比較。這些用作比較的后續退火處理工藝包括(a)快速熱氧氣退火處理(RTO2，rapid thermal O2annealing)，(b)爐管氧氣退火處理(FO2，furnace O2annealing)，以及(c)快速熱N2O退火處理(RTN2O，rapid thermal N2O annealing)。比較的結果顯示利用本發明所揭示快速熱N2O退火處理工藝處理過的LPCVD Ta2O5薄膜存儲介電材料具有最低的漏電流，以及最佳的介電強度場分布。
圖2中顯示沉積于n+多晶硅電極層上的多個LPCVD Ta2O5薄膜存儲介電材料樣品被以多種不同的后續退火處理工藝進行處理后的漏電流特性比較圖。這些后續退火處理工藝的處理條件如下。
(a)RTO2800℃溫度下持續60秒。
(b)爐管O2800℃溫度下持續30分。
(c)RTN2O 800℃溫度下持續60秒。
(d)爐管N2O 800℃溫度下持續30分。
如圖2中所清楚顯示，在800℃下持續進行約30分鐘的本發明的爐管N2O退火處理工藝，與其他的對照退火處理工藝相比，可以產生具有最低漏電流特性的LPCVD Ta2O5薄膜存儲介電材料。這種降低漏電流的一種明顯的解釋機理為，由N2O氣體在高溫下所分解出的活化原子氣(O+)來彌補CVDTa2O5沉積時造成的氧空位(oxygen vacancy)和降低薄膜中碳和氫的含量，由于退火處理工藝的持續高溫，有充分的時間而可以減少薄膜的缺陷結構。這也是本發明的退火處理工藝比快速熱N2O退火處理獲得較低漏電流的原因。此外，如前所述，本發明的這種N2O退火處理工藝也可以方便地在慣用的氧化爐管之中，以大量晶圓同時處理的方式進行，通常可以有多過50片的晶圓在同一批次中同時進行處理，極適合于工業上大量生產的要求。
圖3中顯示，在800℃下持續進行約30分鐘的本發明的爐管N2O退火處理工藝，與其他的對照退火處理工藝相比，可以產生具有較緊密且較高的臨界場分布的LPCVD Ta2O5薄膜存儲介電材料。圖中的臨界場是在上電極在正偏壓的情況下，在1μA/cm2的電流密度下測得的。
圖4中顯示，本發明與其他退火處理工藝相比，可以產生較高的壽命，圖中顯示若以10年的壽命(lifetime)作標準，本發明較其他退火處理工藝，可以耐較高的有效電場，亦即可靠性(reliability)較好。
對于LPCVD Ta2O5電容介電材料樣品經過前述的各種沉積后退火處理工藝進行處理之后的結果加以檢測，可以發現本發明的爐管N2O退火處理工藝可以獲得具有最低漏電流與最佳可靠性的電氣特性。本發明的再一個特性是，本發明的爐管N2O退火處理工藝可以利用批次處理的方式在現有的氧化爐管中進行。這可容許多片晶圓同時進行退火處理，降低了生產的成本，并增高了整體的生產效率。
雖然已公開了本發明的一個優選實施例，但是其并非用以限定本發明，本領域的技術人員在不脫離本發明的精神和范圍內，可作出一些更動與改進，因此本發明的保證范圍應當由后附的權利要求書及等同物來限定。
權利要求
1.一種制作半導體存儲器件的具有低漏電流特性的Ta2O5薄膜電容電介質的方法，該方法的步驟包含預備承載有一電極層的一半導體硅基底；在該電極層上沉積Ta2O5的一層薄膜；與在N2O氣體中對該Ta2O5薄膜進行退火處理。
2.如權利要求1所述的方法，其中，該Ta2O5薄膜在大約800℃的溫度下進行退火。
3.如權利要求2所述的方法，其中，該Ta2O5薄膜持續進行退火大約30分鐘。
4.如權利要求3所述的方法，其中，該半導體硅基底為一n+型硅基底，或為一n+型多晶硅基底。
5.如權利要求4所述的方法，其中，該電極層為NH3氮化多晶硅電極層。
6.如權利要求5所述的方法，其中，該Ta2O5薄膜具有大約8至16nm的厚度。
7.如權利要求6所述的方法，其中，該Ta2O5薄膜在一低壓化學氣相沉積(LPCVD)反應器中進行沉積。
8.如權利要求7所述的方法，其中，該Ta2O5薄膜在一氧化爐管中進行退火。
9.如權利要求8所述的方法，其中，該Ta2O5薄膜在一氧化爐管中以批次的方式，與承載于其他晶圓上的其他Ta2O5薄膜同時進行退火。
10.一種制作半導體存儲器件的具有低漏電流特性的Ta2O5薄膜電容電介質的方法，該方法的步驟包含預備承載有一電極層的一半導體硅基底；在該電極層上沉積Ta2O5的一層薄膜；與在N2O氣體中對該Ta2O5薄膜在大約800℃的溫度下持續大約30分鐘而進行退火處理。
全文摘要
一種制作半導體存儲器件的具有低漏電流特性的Ta
文檔編號H01L21/02GK1185025SQ9612189
公開日1998年6月17日 申請日期1996年12月10日 優先權日1996年12月10日
發明者孫喜, 陳再富 申請人:聯華電子股份有限公司