專利名稱：隱埋引線式芯片座及使用該座的芯片封裝的制作方法
技術領域：
本發明涉及一種如半導體存儲器件等IC芯片的封裝，特別涉及一種芯片封裝，通過提供多條垂直隱埋在封裝內而暴露于封裝的上下兩表面的引線，保護引線不受外部碰撞且便于安裝在印刷電路板上。
目前，有幾種半導體芯片封裝已公知，例如QFP(扁平封裝)、BGA(球網格陣列封裝)，絕緣帶主體封裝，芯片倒裝封裝等。
圖1表示扁平封裝的剖面圖，其中半導體芯片3安裝在引線框架1的墊片2上。芯片3通過鍵合引線4與引線框架1的內引線1a電連接，并且除外引線1b外的整體5被環氧樹脂模制化合物密封起來。
常規的半導體存儲器件芯片封裝的制造工藝包括通過連續沖模的沖壓和腐蝕形成引線框架1；為了將芯片3連接到引線框架1的墊片2上而進行芯片粘接；引線鍵合，通過鍵合引線4使內引線1a與芯片3電連接；環氧樹脂化合物模制，將除外引線1b外的包括金屬線的整體5密封起來；調整阻攔條和支撐條；以及形成引線，即，將引線框架的外引線1b彎成預定形狀。當將這樣完成了的芯片封裝安裝在PCB上后，便可以用來將數據存于其中或從其中讀出數據。
然而，由于在外部碰撞的影響下，從封裝體內向外延伸的外引線發生所不期望的變形，所以除難以精確地將外引線1b與PCB的鍵合點對準外，在引線形成工藝過程中，上述的常規芯片封裝可靠性下降。而且，對安裝在PCB上的芯片封裝缺陷的修復很麻煩，并限制了工藝的簡化以及封裝管腳數量的增加。
因此，本發明的目的是克服常規半導體芯片封裝中存在的問題，提供一種改進了的芯片封裝，它能保護其外引線和防止在引線形成過程或將封裝安裝在PCB上的過程中外部碰撞引起的外引線損傷。
本發明的另一個目的是提供一種能容易修復的改進了的芯片封裝。
本發明的再一個目的是提供一種簡化了工藝的芯片封裝，從而提高生產率。
根據實現上述目的的本發明的優選實施例，隱埋引線式芯片封裝包括有預定厚度的主體，其上表面形成為預定形狀；多條垂直隱埋在主體中而暴露于主體的上下兩表面的引線；與主體的上部連接的一個或多個芯片，在其上具有多個鍵合點；電連接主體引線和芯片上多個鍵合點的金屬線；以及密封包括芯片、多條引線和金屬線的主體預定部分的環氧樹脂模制化合物。
根據本發明的另一實施例，提供一種改進了的芯片封裝，它包括制成沿其上側有預定深度臺階的預定形狀的主體，它帶有隱埋在其中而暴露于其上下兩表面的多條引線；連接到主體上側的芯片，在芯片上具有多個鍵合點；電連接引線與芯片上的多個鍵合點的金屬線；以及與主體電連接并密封連接的蓋，它可以是與主體從其上切下來的相同種類的整體柱狀架(unit column frame)上切下來的。通過安裝工藝可以使上述所構成的芯片封裝與其上有焊料突起的扁平PCB或帶凹形部分的PCB兩者表面上的金屬圖形電連接，以便能將數據存于芯片封裝內的半導體芯片中和/或從中讀出所存數據。
圖1是表示常規半導體芯片封裝結構的剖面圖。
圖2A-2B分別是表示根據本發明的整體柱狀架和從其上切下來的主體的透視圖。
圖3A-3B分別是表示與圖2A和2B相似的根據本發明的整體柱狀架和從其上切下來的主體的視圖的透視圖。
圖4-圖7是表示根據本發明的第一實施例的各種半導體芯片封裝的平面圖。
圖8是表示在根據本發明的第一實施例的半導體芯片封裝表面中所提供的凹槽的剖面圖。
圖9是表示安裝在PCB表面上的根據本發明的第一實施例的半導體芯片封裝的剖面圖。
圖10是表示位于PCB的凹形表面上的根據本發明的第一實施例的半導體芯片封裝的剖面圖。
圖11是表示在根據本發明的第一實施例的半導體芯片封裝中所提供的電容器沿圖4的A-A線的剖面圖。
圖12類似于圖11是表示根據本發明的第二實施例的有蓋的半導體芯片封裝的剖面圖。
圖13是表示相互面對層疊和連接的一對半導體芯片封裝的剖面圖。
圖14是表示在頂部封裝上有蓋的垂直層疊的多個半導體芯片封裝的剖面圖。
圖15是表示有蓋且在另一個的頂部上層疊的多個芯片封裝的剖面圖。
圖16是表示使用了如圖2所示的整體柱狀架的半導體芯片的封裝的剖面圖。
圖2A是表示整體柱狀架的透視圖，圖2B表示從其上切下來的主體。整體柱狀架10是有預定長度的圓柱狀，它包括由絕緣材料制成的主體11，其中垂直并徑向隱埋了多條引線12，并使它們暴露于上下表面，以便與外部元件電連接。圖2B的盤狀主體是以如1mm、1.5mm、2mm等預定厚度從這樣的柱狀架上切下來的，以用于半導體封裝。應該理解到，圖2的單個主體11也可另外單獨形成，如由模制等方法形成，并將引線12隱埋在其中。
參見圖3A和3B，與圖2A和2B相似，它們分別表示根據本發明的另一實施例的整體柱狀架和從其上切下來的主體，整體柱狀架10具有預定長度，并具有多條隱埋在絕緣材料架體中的徑向延伸的垂直引線12，以便暴露于其圓周表面。除圓柱形狀的架外，可以制造如方柱架等整體柱狀架。隱埋在由絕緣材料構成的主體11中的引線12類似于電纜中的電線。因此，引線的隱埋可能不同于上述實施例。
圖4至7表示隱埋引線型封裝，其中相同的標號表示相同的部件。所表示的封裝主體11是方形或圓形平面。每個主體11都具有多條隱埋在其中并暴露于周邊表面的徑向引線12。引線12被電連接和金屬布線到主體11表面上安裝的半導體芯片15的鍵合點(未示出)上。虛線14標示出表示模制環氧樹脂化合物，由此將線14的內側部分塑封。在引線鍵合后，由模制環氧樹脂化合物完成隱埋引線型封裝。
圖6表示的是具有鍵合連接在其上的多個芯片的隱埋引線式芯片封裝的平面圖。如該圖所示，方形主體11中隱埋了多條引線12，并且其上安裝有多個芯片15，引線12圍繞多個芯片15的每一個排列。引線12通過金屬線13與芯片15上的鍵合點(有示出)電連接。
參見圖7，它是表示本發明的另一實施例的平面圖，雙重結構封裝體11具有隱埋在第二主體11d中心的第一主體11c，每個主體(11c、11d)皆帶有徑向隱埋并暴露于每個主體(11c、11d)的外表面的多條引線12。在這種雙重結構主體11的芯片封裝中可以增加引線的數量。
如圖8所示，利用研磨或拋光工藝，目的是減小已完成封裝的厚度，在主體11上部中心部分形成凹槽11a，以便能夠在其上安裝芯片。
根據本發明的第一實施例，圖9表示安裝在PCB上的芯片封裝16的垂直剖面圖，其中封裝16對準在PCB20的金屬圖形(未示出)上，并且多條引線12借助焊料突起21焊接在PCB20的金屬圖形上，與之電連接。
圖10是表示嵌裝在PCB20中的芯片封裝的垂直剖面圖，其中形成在PCB20的上表面中的凹槽11a固定支撐封裝16，以便使封裝16的引線12與PCB的金屬圖形20b電連接。
圖11是表示對包含引線12、芯片15和金屬線13的預定部分模制形成模制環氧樹脂化合物17后而完成的芯片封裝沿圖4的A-A線的剖面圖。電容器40安裝在形成于主體11上表面中的凹槽11a中，在電容器40上安裝著半導體芯片15。而且通過金屬線13和13a，引線12分別與芯片15和電容器40電連接。
根據本發明的第二實施例，圖12表示的是帶有隱埋在其中的多條引線12的主體11，其中凹槽11a形成在主體11的上部中心部位，多條引線12的每一個的頂部的內邊緣預定部分被磨掉或切掉，形成預定深度。芯片安裝在凹槽11a內，芯片15具有多個鍵合點(未示出)。而且，通過從引線的被切掉部分的表面部分延伸的金屬線13，其頂部的內部被切掉的多條引線12與芯片15的鍵合點電連接。這樣，便可用可以是從整體柱狀架10上切下來的蓋50覆蓋主體的上表面，以代替對包括金屬線13的主體的預定部分的模制。如用焊接等，蓋50的引線12與主體11的引線12相互電連接。
第二實施例中，在完成引線鍵合工藝后，金屬線13的朝上的突起仍保留在開凹槽之前的主體11的上表面的水平面以下，所以可以用主體蓋50而不用模制化合物。另外，可用模制環氧樹脂化合物構成蓋。
關于第一實施例，電容器40可以安裝在形成于主體上部的凹槽11a內，芯片15安裝在其上。此后，多條引線12通過金屬線13與芯片15和電容器40鍵合電連接，并且可由蓋50覆蓋主體11的上部。
圖13表示了一對芯片封裝，其中兩個與圖12所示的封裝相同但沒有蓋的封裝面對面層疊。換言之，一個封裝16的上表面與另一相同的封裝對面層疊，其中根據一個封裝的引線與另一封裝的引線的電連接，整體容量增加。
圖14表示一對以上與圖12同樣的封裝相互垂直層疊在另一個的頂部上的情形。疊層的上表面為例如從圖2的整體柱狀架上切下來的蓋50所覆蓋。
圖15中，多個被覆蓋的封裝，其每一個都是與圖12所示同樣的封裝，它們垂直層疊，以增加整體容量。
圖16表示的是與常規球網格陣列結構相似的實施例，它利用了圖2的整體柱狀架結構。圖16的封裝包括其上下表面上有金屬圖形(未示出)的基片18；以預定間隔與基片18的下表面上的金屬圖形垂直連接的隱埋引線式整體柱狀架10的多個主體11；安裝在基片18的表面上的半導體芯片15；電連接芯片15和基片18上的金屬圖形的金屬鍵合線13；以及覆蓋包含芯片15和金屬鍵合線13的預定部分的模制環氧樹脂化合物17。通過電連接隱埋在多個主體11內的12與PCB(未示出)上的金屬圖形，上述封裝可使芯片15存儲數據或讀出所存數據。
如上所述，本發明的芯片封裝包括多條引線隱埋在其中的主體；安裝在主體上的芯片，以及電連接芯片與引線的引線。因此，由于具有如同到和從外部連接的連接件功能的引線被完全隱埋在絕緣體內并由該絕緣體保護，所以可以防止由于外部碰撞引起的引線彎曲。而且，由于引線暴露于主體的上下表面，將這種芯片封裝安裝在PCB上的工藝變得較為容易，并且受損傷封裝的修復也更容易進行。相應地，由于工藝簡化和生產率提高，可以減少成本，并可免除常規半導體封裝制造工藝中的常規引線形成和修整工藝步驟。
權利要求
1.一種隱埋引線式芯片封裝，包括有預定厚度和預定形狀的扁平主體；多條垂直且徑向延伸地隱埋在主體中并至少暴露于主體的上下兩表面的引線；具有多個鍵合點并安裝在主體的上表面上的半導體芯片；電連接暴露在主體的上表面處的引線與半導體芯片的多個鍵合點的金屬線；以及密封包括芯片、主體表面上暴露的引線和金屬線的主體的預定部分的環氧樹脂模制化合物。
2.根據權利要求1的芯片封裝，其特征在于在主體的上表面上形成一凹槽，并將芯片安裝在所說凹槽內。
3.根據權利要求1的芯片封裝，其特征在于所說主體由電絕緣材料構成。
4.根據權利要求1的芯片封裝，其特征在于在主體中安裝有多個半導體芯片。
5.根據權利要求4的芯片封裝，其特征在于多條引線隱埋在主體中，以便把圍繞半導體芯片的引線安裝在主體上。
6.根據權利要求1的芯片封裝，其特征在于所說主體為盤狀。
7.根據權利要求6的芯片封裝，其特征在于每條引線都以與主體的中心軸相同的間距徑向隱埋在主體中。
8.根據權利要求1的芯片封裝，其特征在于所說主體為扁平方形。
9.根據權利要求6的芯片封裝，其特征在于所說引線徑向隱埋在所說主體中，并且所說引線的側邊暴露在所說主體的周邊表面處。
10.根據權利要求8的芯片封裝，其特征在于所說引線隱埋在所說主體中，且所說引線的側邊暴露在所說主體的周邊表面處。
11.根據權利要求1的芯片封裝，其特征在于所說主體為一復合結構，其中內子主體(inner sub-body)在外子主體(outer sub-body)的中間，且多條引線以與每個所說子主體的中心軸相同的間距徑向隱埋在每個所說子主體中。
12.根據權利要求1的芯片封裝，其特征在于一電容器夾在芯片和主體間，且多條主體引線通過金屬線與所說電容器電連接。
13.根據權利要求1的芯片封裝，其特征在于在主體的上表面上形成一凹槽，且在每條引線的內頂部邊緣形成一凹形部分。
14.一種隱埋引線式芯片封裝，包括扁平主體，它至少具有一個以預定深度形成在主體的上表面中的凹槽；多條隱埋在主體中并暴露于主體的上下兩表面的引線；至少一個半導體芯片，每個皆具有在其上表面上形成的多個鍵合點，并被安裝在主體上部的凹槽內；電連接主體的引線與芯片的鍵合點的金屬線；以及密封連接到所說主體的上表面上的扁平蓋，所說蓋具有相對應地隱埋在其中且暴露在蓋的上下表面處并與相應的主體中的引線電連接的多條引線。
全文摘要
一種隱埋引線式芯片封裝包括隱埋在其中且暴露在主體的上下表面處的多條引線的扁平主體，由此保護引線不受外部碰撞，并能容易地將該封裝安裝在PCB上。多條引線隱埋在主體中且暴露于主體的上下表面，其上形成有鍵合點的半導體芯片安裝在主體的上表面上。金屬鍵合線電連接主體的引線和芯片的鍵合點，環氧樹脂模制化合物密封包括芯片、引線和金屬線的主體的預定部分。
文檔編號H01L21/56GK1143262SQ96107199
公開日1997年2月19日 申請日期1996年7月26日 優先權日1995年7月28日
發明者金善東, 薛秉洙 申請人:Lg半導體株式會社