專利名稱：用于制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及用于制造半導(dǎo)體器件的方法，尤其涉及改進(jìn)導(dǎo)線的電阻。
半導(dǎo)體器件中通常用作導(dǎo)線的摻雜多晶硅層的典型面電阻大約是30到70Ω/□。其接觸電阻也是每個(gè)觸點(diǎn)30到70Ω/□的數(shù)量級(jí)。此面電阻和接觸電阻引起半導(dǎo)體器件工作速度的明顯下降。為了減小面電阻和接觸電阻，已使用一種自對(duì)準(zhǔn)硅化物方法或選擇性地淀積金屬薄膜的方法。依據(jù)這樣一些方法，只在導(dǎo)線上形成金屬硅化物薄膜或選擇性的金屬薄膜。例如，在多晶硅層圖形上形成硅化Ti或選擇性的W的地方，面電阻和接觸電阻被明顯地分別減小到大約5Ω/□和每個(gè)觸點(diǎn)3Ω/□。同樣此法還可減小連接上下導(dǎo)線之間接觸的大小以及接觸和鄰近導(dǎo)線之間的距離，而接觸孔的縱橫比，也即直徑與高度的比值可增加。因此，如此減小的電阻允許工藝容差減少、防止半導(dǎo)體器件中工作時(shí)間的延遲并能使它們高度集成。
為了半導(dǎo)體器件的高度集成，已考慮一種方法，使得其中諸柵極和位線等導(dǎo)線變窄。然而，導(dǎo)線的寬度減小n倍導(dǎo)致其電阻增加n倍，這樣就不利于半導(dǎo)體器件的工作速度。此外，為了保持接觸孔相互之間的距離，必須認(rèn)真考慮不同的因素，包括掩模對(duì)準(zhǔn)時(shí)的未對(duì)準(zhǔn)公差、曝光時(shí)的透鏡偏差、對(duì)它們進(jìn)行光刻時(shí)掩模的臨界尺寸變化、以及掩模之間的對(duì)準(zhǔn)在內(nèi)。因此，接觸孔本身的尺寸不得不變大而其間的距離則更大，于是使半導(dǎo)體器件難于高度集成。實(shí)際上不可能用目前使用的設(shè)備形成0.4μm或更小的精細(xì)接觸孔。
為了更好地理解本發(fā)明的背景技術(shù)，將結(jié)合一些附圖對(duì)常規(guī)的半導(dǎo)體器件的制造方法進(jìn)行描述。
參考
圖1，它示出位線和位線接觸的形成工藝。
在圖1A的結(jié)構(gòu)(未示出)上形成第一絕緣薄膜1，該結(jié)構(gòu)形成有元件隔離氧化物薄膜和MOS晶體管在硅大圓片上。然后，在第一絕緣薄膜1上形成雜質(zhì)摻雜的多晶硅層2，接著形成可轉(zhuǎn)變成硅化物的金屬層3。其后，金屬層3被覆蓋上用作防反射薄膜4的丙烯酸層，以防止輻照處理時(shí)由金屬層—金屬硅化物薄膜引起的發(fā)散反射。最后，如圖1A所示，依次對(duì)防反射薄膜4延伸到多晶硅層2進(jìn)行光刻成形，以形成防反射薄膜圖形、金屬層圖形和多晶硅層圖形。
圖1B圖解說(shuō)明用于形成位線及其接觸孔的其余工藝。首先，把光刻成形過(guò)的金屬層3通過(guò)熱處理轉(zhuǎn)變成硅化物。這樣，獲得的硅化物薄膜5構(gòu)成與其下的多晶硅層2的圖形連在一起的位線6。在除去防反射薄膜4后，在獲得的結(jié)構(gòu)上形成第二絕緣薄膜7，然后在預(yù)定的區(qū)域開(kāi)口以形成接觸孔8。這里，假定代表位線6的電阻的金屬硅化物薄膜的寬度為“a”，接觸孔8的直徑為“f”，接觸孔8和位線6之間的工藝容差應(yīng)為“(a－f)/2”。
依據(jù)圖1A和1B所述這樣一種制造半導(dǎo)體器件的常規(guī)方法，需要防反射薄膜，以防止金屬層引起的發(fā)散反射，從而減小位線和接觸孔之間的工藝容差。于是，小的工藝容差不得不需要復(fù)雜的工藝，來(lái)防止這個(gè)實(shí)在的問(wèn)題，并使半導(dǎo)體器件的高度集成變得很難。此外，厚度顯著的位線，發(fā)現(xiàn)其后工藝中產(chǎn)生困難的麻煩步驟，從而使半導(dǎo)體器件的產(chǎn)量和工作可靠性下降。
因此，本發(fā)明的目的是克服在已有技術(shù)中遇到的上述問(wèn)題，并提供一種對(duì)半導(dǎo)體器件的高度集成有用的制造半導(dǎo)體器件的方法。
本發(fā)明的另一個(gè)目的是提供一種用于制造半導(dǎo)體器件的方法，它允許在位線和接觸孔之間有大的工藝容差，并對(duì)半導(dǎo)體器件提供高的工作速度。
本發(fā)明的再一個(gè)目的是提供一種用于制造半導(dǎo)體器件的方法，通過(guò)它可形成位線，而不必考慮光的發(fā)散反射。
本發(fā)明是基于這樣的發(fā)現(xiàn)，即通過(guò)硅化物對(duì)多晶硅圖形的側(cè)面包圍硅化物可形成具有低電阻的薄位線。
依據(jù)本發(fā)明的一個(gè)方面，提供了用于制造半導(dǎo)體器件的方法。此方法包括以下步驟在半導(dǎo)體襯底上形成第一絕緣薄膜；在第一絕緣薄膜上形成多晶硅層的圖形；在多晶硅層圖形的表面上淀積金屬層；對(duì)金屬層和多晶硅層進(jìn)行熱處理，以形成用作位線的硅化物薄膜；通過(guò)在位線上涂以第二絕緣薄膜并對(duì)第二絕緣薄膜進(jìn)行光刻來(lái)形成接觸孔。
依據(jù)本發(fā)明的另一個(gè)方面，提供一種用于制造半導(dǎo)體器件的方法。此方法包括以下步驟在半導(dǎo)體襯底上形成第一絕緣薄膜；依次在第一絕緣薄膜1上形成多晶硅層和第二絕緣薄膜，并對(duì)多晶硅層和第二絕緣薄膜進(jìn)行光刻成形；在此圖形上涂以金屬層，俾使經(jīng)光刻成形的多晶硅層將與金屬層在其側(cè)壁接觸并使金屬層與多晶硅層反應(yīng)，以便在經(jīng)光刻成形的多晶硅層的側(cè)壁處形成硅化物；除去未反應(yīng)的金屬層，以形成由硅化物和多晶硅層圖形構(gòu)成的位線；在獲得的結(jié)構(gòu)上涂以第三絕緣薄膜，在第二和第三絕緣薄膜的預(yù)定區(qū)域開(kāi)口，以形成用于位線的接觸孔。
從以下對(duì)實(shí)施例的描述結(jié)合參考附圖可使本發(fā)明的其它目的和方面變得明顯起來(lái)，其中圖1A和1B是圖解說(shuō)明制造半導(dǎo)體器件的常規(guī)方法的剖面圖；圖2A到2E是依據(jù)本發(fā)明的一個(gè)實(shí)施例圖解說(shuō)明制造半導(dǎo)體器件方法的諸分步剖面圖；以及圖3A到3E是依據(jù)本發(fā)明的另一個(gè)實(shí)施例圖解說(shuō)明制造半導(dǎo)體器件方法的諸分步的剖面圖。
參考附圖可更好地理解本發(fā)明較佳實(shí)施例的應(yīng)用，其中相同的標(biāo)號(hào)分別用于相同和相應(yīng)的部分。
參考圖2，它依據(jù)本發(fā)明示出制造半導(dǎo)體器件的諸分步工藝。
在圖2A中，在一結(jié)構(gòu)(未示出，它包括半導(dǎo)體襯底上由元件隔離氧化物薄膜、柵氧化物薄膜、以及一系列柵極和源/漏極構(gòu)成的MOS晶體管)的整個(gè)上表面形成第一絕緣薄膜1。第一絕緣薄膜1可以是單層氧化物薄膜、硼磷硅化物玻璃(以下叫做“BPSG”)或正硅酸四乙酯(以下叫做“TEOS”)、或TEOS-低溫氧化物-BPSG的合成物。然后，用化學(xué)氣相淀積(以下叫做“CVD”)在第一絕緣薄膜1的表面涂上多晶硅層2，接著對(duì)它進(jìn)行光刻成形，以形成寬度為“a”的多晶硅層2的圖形。
接著，如圖2B所示，所獲得的結(jié)構(gòu)涂以可變成硅化物的金屬層3。這種金屬層的例子包括Mo、Ta、Cr、W、Nb或Ti。
其后，如圖2C所示，通過(guò)熱處理半導(dǎo)體襯底使用于硅化物的金屬層3與多晶硅層2的圖形反應(yīng)，以形成包圍多晶硅層2的圖形表面的金屬硅化物薄膜5。這樣，此金屬硅化物薄膜連同多晶硅層2構(gòu)成比多晶硅層2的圖形更寬的位線(即，位線的寬度(b)大于圖形的寬度(a))。此時(shí)，可通過(guò)金屬層3的厚度來(lái)調(diào)節(jié)硅化物薄膜5的厚度。
如圖2D所示，為了完成位線6的形成，通過(guò)各向同性刻蝕來(lái)去除第一絕緣薄膜1周圍留下的未反應(yīng)金屬層3。此時(shí)，位線6的厚度大于多晶硅層2的圖形的厚度。
在獲得的結(jié)構(gòu)上形成由氧化物、BPSG或TEOS制成的第二絕緣薄膜7，最后在形成金屬導(dǎo)線接觸區(qū)域處用光刻法對(duì)它開(kāi)口。因此，如圖2E所示，形成直徑為f的接觸孔。所以，位線6和接觸孔8之間的工藝容差((b-f)/2)大于常規(guī)方法的工藝容差，因?yàn)槲痪€6的寬度(b)大于常規(guī)方法的寬度(a)。
轉(zhuǎn)到圖3，它圖解說(shuō)明依據(jù)本發(fā)明的另一個(gè)實(shí)施例來(lái)制造半導(dǎo)體器件的諸分步工藝，其中只在位線的側(cè)壁形成硅化物薄膜。
在圖3A中，在一結(jié)構(gòu)(未示出，它包括半導(dǎo)體襯底上的元件隔離氧化物薄膜和MOS晶體管)上形成第一絕緣薄膜1，接著依次在第一絕緣薄膜1上通過(guò)CVD形成多晶硅層2和第二絕緣薄膜7。對(duì)第二絕緣薄膜7和多晶硅層2這兩者進(jìn)行光刻成形，以形成寬度為“a”并留作位線用的堆層。
接著，如圖3B所示，把獲得的結(jié)構(gòu)涂以可變成硅化物的金屬層3。該金屬層的例子包括Mo、Ta、Cr、W、Nb或Ti。結(jié)果，金屬層在其側(cè)壁與多晶硅層2的圖形接觸，而不是在其上表面。
其后，如圖3C所示，通過(guò)熱處理半導(dǎo)體襯底，使用于硅化物的金屬層3與接觸區(qū)域處多晶硅層2的圖形反應(yīng)，于多晶硅層2的圖形的側(cè)壁處形成金屬硅化物薄膜5。這樣，此金屬硅化物薄膜5連同多晶硅層2構(gòu)成比多晶硅層2的圖形寬的位線(即，位線的寬度(b)大于圖形的寬度(a))。在此情形下，可通過(guò)金屬層3的厚度調(diào)節(jié)硅化物薄膜5的厚度。
如圖3D所示，為了完成形成位線6，通過(guò)各向同性刻蝕去除在第一和第二絕緣薄膜1和7周圍留下的未反應(yīng)金屬層3。此時(shí)，位線6與多晶硅層2的圖形一樣厚。
如圖3E所示，在獲得的結(jié)構(gòu)上形成第三絕緣薄膜9。依次對(duì)第三和第二絕緣薄膜9和7上金屬導(dǎo)線接觸用的預(yù)定區(qū)域進(jìn)行光刻開(kāi)孔以形成直徑為f的接觸孔。因此，位線6和接觸孔8之間的工藝容差((b-f)/2)大于常規(guī)方法中的工藝容差，因?yàn)槲痪€6的寬度(b)大于常規(guī)方法的寬度(a)。
如以下所述，依據(jù)本發(fā)明，以這樣的方式形成位線，即硅化物薄膜可包圍多晶硅層的上部和側(cè)壁，或可只與多晶硅層的側(cè)壁相接觸。所獲得的位線的電阻顯示為只由多晶硅層或硅化物層形成的常規(guī)位線電阻的50％或更少。因此，按本發(fā)明制造的半導(dǎo)體器件，其可靠性得以提高，并因而使半導(dǎo)體器件的高度集成大大改進(jìn)。同樣本發(fā)明的方法也因位線增寬導(dǎo)致大的工藝容差而使生產(chǎn)得益率明顯改進(jìn)。
以圖示的方式描述了本發(fā)明，并將理解，所使用的專業(yè)術(shù)語(yǔ)旨在用來(lái)描述而不是限制。
通過(guò)上述內(nèi)容可對(duì)本發(fā)明進(jìn)行許多改進(jìn)和變化。因此，將這樣來(lái)理解，即在附加的權(quán)利要求書(shū)范圍之內(nèi)，可以特定描述以外的方式使用本發(fā)明。
權(quán)利要求
1.一種用于制造半導(dǎo)體器件的方法，其特征在于包括以下步驟在半導(dǎo)體襯底上形成第一絕緣薄膜；在第一絕緣薄膜上形成多晶硅層的圖形；在多晶硅層圖形的表面上淀積金屬層；對(duì)金屬層和多晶硅層進(jìn)行熱處理，以形成用作位線的硅化物薄膜；以及通過(guò)在位線上涂以第二絕緣薄膜，以及對(duì)第二絕緣薄膜進(jìn)行光刻形成接觸孔。
2.如權(quán)利要求1上述的方法，其特征在于所述硅化物薄膜由從Mo、Ta、Cr、W、Nb和Ti構(gòu)成的組中所選出的金屬制成。
3.一種用于制造半導(dǎo)體器件的方法，其特征在于包括以下步驟在半導(dǎo)體襯底上形成第一絕緣薄膜；依次在第一絕緣薄膜上形成多晶硅層和第二絕緣薄膜，并對(duì)多晶硅層和第二絕緣薄膜進(jìn)行光刻成形；在此圖形上涂以金屬層，以便使經(jīng)光刻成形的多晶硅層在其側(cè)壁處與金屬層接觸，并使金屬層與多晶硅反應(yīng)，以在經(jīng)光刻成形的多晶硅層的側(cè)壁形成硅化物；除去未反應(yīng)的金屬層，以形成由硅化物和多晶硅層圖形構(gòu)成的位線；在獲得的結(jié)構(gòu)上涂以第三絕緣薄膜；以及在預(yù)定的區(qū)域?qū)Φ诙偷谌^緣薄膜開(kāi)口，以形成用于位線的接觸孔。
全文摘要
提供一種用于形成半導(dǎo)體器件的方法。依據(jù)此方法，以這樣的方式形成位線來(lái)制造半導(dǎo)體器件，使得硅化物薄膜包圍多晶硅圖形的上部和側(cè)壁，以及只有側(cè)面被多晶硅層圖形包圍。與由多晶硅或硅化物單獨(dú)制成的常規(guī)位線相比，多晶硅和硅化物構(gòu)成的位線的電阻降低了50％或更多，導(dǎo)致器件工作的可靠性改進(jìn)。有利于半導(dǎo)體器件的高度集成，此方法可允許位線和其接觸孔之間大的工藝容差，從而提高生產(chǎn)的得益率。
文檔編號(hào)H01L21/74GK1146072SQ96106920
公開(kāi)日1997年3月26日 申請(qǐng)日期1996年7月1日 優(yōu)先權(quán)日1995年6月30日
發(fā)明者黃成敏 申請(qǐng)人:現(xiàn)代電子產(chǎn)業(yè)株式會(huì)社