半導體器件及其制造方法

專利名稱：半導體器件及其制造方法
技術領域：
本發明涉及半導體集成電路，如存儲器，光電轉換器件，信號處理器件，或適用于各種電子裝置的類似器件。更詳細的說，本發明涉及以功能元件的電極結構為特征的半導體器件及其制造方法。
近年來，人們希望提供高集成度的半導體電路器件。開發出小型化的功能元件，如帶有亞微米柵長的Mos晶體管。作為特例，柵長為0.8微米的Mos晶體管所占面積約為20微米2，適合于高集成度。
但是，用功能元件的小型化而達到的較高的集成度不一定能獲得所期望的令人滿意的性能。考慮到這些功能元件的制造方法所造成的這些不一致性。因此，為了克服這些缺陷，就必然要導致對制造方法加以改進。換句話說，最突出的認識到，能夠穩定的重復的制造出令人滿意的功能元件是提高合格率的重要因素。
然而，本發明對元件結構和制造方法的詳細研究在于公開了一種新的電極結構和/或布線，以獲得精確的幾何形狀和較高的集成度，并且使性能得到了改造。下面以MOSFET和平面CMOS晶體管為例解釋發明。


圖1A是通用的功能元件中一個例子的平面圖，圖1B是圖1A中沿A-A′線的截面圖。
圖中1是n-型半導體基片，2是p-型半導體區(p-阱)，在2中由n-型半導體構成漏區3和源區4，下部區5使P-阱2與電極歐姆連接。P-阱2中上部的溝道區為跨接于柵絕緣膜的柵極6，這就構成了一個n-溝道MOSFET。漏極7和源極8分別與漏區3和源連接，下部區4，5通過連接孔構成在絕緣層9中。
多端元件，如功能元件往往是在接線端以固定電位的方式被使用的。上述的MOSFET以在源區和下部區保持相同電位的方式使用的。為此，下部區5水平地鄰接于跨過場絕緣膜10的源區4處，所說的源區4和下部區5被經過通孔連接的源極8短路。
這種結構要求有許多場絕緣膜10和位于水平方向的連接孔，因此占據大的面積，即使能實現精細的幾何形狀也不可能獲得足夠高的集成度。
為了分析上述的缺陷，提出了如圖2A和圖2B所示的半導體器件，圖2A是平面圖，圖2B是圖2A中沿B-B′線的截面圖。在這種結構中，源區4和下部區5被配置成相互連接，從而省去了它們之間的場絕緣膜，而只需一個連接孔將兩個區連接，從而取代了每個區有一個連接孔的形式。
然而，甚至是在這種結構中，源區4和下部區5還要求在水平位置有過大的表面面積。連接孔也要求有相當大的直徑以保證源區4和下部區5之間的完全短路，這樣，要提高制造工藝的設計靈活性是難于增加。
下面以平面型CMOS晶體管為例來說明。
集成電路中的邏輯電路要求功能元件具有可以高集成度，高速運算，低功耗等特征，近來作為功能元件所使用的平面型CMOS晶體管滿足了構成邏輯電路的這種要求。圖3給出了由常用的平面型CMOS晶體管構成的反面邏輯電路的結構。
在P-型基片501上形成n-型層502，P-型層503，LOCOS(硅局部氧化)氧化膜504，和中間層絕緣膜505。PMOS晶體管包括n+層506以獲得基片電壓，P+漏層507和P+源層508，而NMOS晶體管包括n+源層509，n+漏層510和P+層511以獲得基片電位。還有柵極氧化膜512，用于PMOS晶體管的柵電極513和用于NMOS晶體管的柵電極514。
對于PMOS晶體管的漏507和n+層506給出了最高電位，而對于NMOS晶體管的漏510和P+層511給出了最低電位。PMOS和NMOS晶體管的柵電極513，514由構成輸入端的金屬布線相互連接在一起，所說晶體管的源508，509由構成輸出端的金屬連線相互連接，從而構成了反向邏輯電路。
當電壓等于或高于NMOS晶體管的Vth電壓，例如最高電壓加到柵電極513、514上時。在NMOS晶體管的柵極下面形成溝道，由此連接漏510和源509。因此電子電流流過所說的溝道，這就保持輸出端在最低電位。
然后，當加于柵極電極513、514的電壓等于或低于(PMOS晶體管的最高電位+Vth)時，例如為最低電壓時，溝道被構成在PMOS晶體管的柵極下面，由此連接漏507和源508。因此空穴電流流過所說的溝道，這就保持輸出端在最高電位。
反向器的功能是這樣實現的，當最高或最低電位加給輸入端時，輸出端分別保持在最低或最高電位。
在這些通常的CMOS晶體管中，器件尺寸的大小可以用減小柵極長度，連接孔和布線寬度的方法來降低。然而，這種通用結構要求在表面形成柵區，用LOCOS(硅局部氧化)氧化膜來使NMOS和PMOS晶體管絕緣。因此器件的大小有一個限度，要進一步減小器件的尺寸是難于實現。
考慮到上述的缺陷，本發明的目的是提供一種能獲得精密的幾何形狀和較高集成度的半導體器件。
本發明的另一個目的是提供一種包含有許多極小尺寸的功能元件的半導體器件。
本發明的另一個目的是提供一種半導體器件，其中的電極數量減少了，元件絕緣區的大小也可以減小，從而使元件的尺寸能進一步減小。
本發明還有一個目的是提供一種能獲得精細的幾何形狀和較高集成度的半導體器件的制造方法。
本發明的另一個目的是提供一種裝有能實現令人滿意的電連接的細的連接孔或細的深溝的半導體器件。
本發明還有的另一目的是提供一種制造半導體器件的方法，使上述半導體器件的電性能有顯著改進，并能提高產品的合格率。
為實現上述發明目的，本發明的特征是具有下述結構。本發明的半導體器件，具有第一導電型的第一半導體區，和在第一半導體區上形成的第二半導體區，第二半導體區與第一半導體區不同，其特征是用電極將其電連接于所說的第一半導體區上，所說的第一半導體區是通過所說的第二半導體區形成的，并用電極將所說的第一和第二半導體區電氣短路。
上述結構還有的特征是所說的半導體區是場效應晶體管的源區或漏區，所說電極是由鋁或主要由鋁組成的導電材料構成。
所說結構的進一步特征是場效應晶體管有掩埋的漏區和掩埋的柵區，PMOS晶體管和NMOS晶體管分別形成在所說掩埋柵的兩邊，所說的第二半導體區構成所說的掩埋漏區，所說電極至少應延進伸所說的PMOS和NMOS晶體管之中的一種的漏區。
所說結構還有的特征是所說電極用鋁制成或主要用鋁制成的導電材料制成。
另一特征是，所說半導體器件是NOT(反向邏輯)電路元件，NOR(或非)電路元件，或NAND(與非)電路元件。
本發明的半導體器件制造方法的特征是，第一步，在所說的第二半導體區中形成一個窗口，由此使所說的第一半導體區露出一部分，第二步是，在所說的窗口中淀積導電材料，在所說的第二步中是用氫化烷基鋁氣和氫氣用CVD法(化學汽化淀積法)將鋁或主要用鋁制成的導電材料淀積到所說的窗口中。
所說方法的進一步特征是，所說的氫化烷基鋁是氫化二甲基鋁。
本發明的半導體器件的制造方法更進一步的特征是在半導體基片中埋入PMOS晶體管和NMOS晶體管的漏區的步驟;
形成窗口的步驟，以便在所說的PMOS晶體管的漏區和NMOS晶體管的漏區之間穿過結區;
形成復蓋所說窗口內表面的絕緣膜的步驟;
在所說窗口內，在所說PMOS和NMOS晶體管的公共柵上淀積膜的步驟;
形成掩埋電極的步驟，掩埋電極至少伸入到所說PMOS晶體管的掩埋漏區和所說NMOS晶體管的掩埋漏區中的一個。
所說方法還有的特征是所說的掩埋電極是由延伸到兩個掩埋漏區中至少一個的窗口結構形成的，并在所說的窗口中用氫化二甲基鋁和氫氣。用CVD法選擇性的淀積鋁來形成的。
本發明能提供一種半導體器件，它包括很多非常小的功能元件，這些功能元件可用無多余的平面面積的所需的最小元件構成，從而能明顯的減小平面布局面積，并能獲得精細的幾何形狀和高集成度。
本發明也允許降低電極數量和減小元件絕緣區的大小，從而進一步減小元件大小。
而且，本發明用CVD法用氫化烷基鋁氣和氫氣淀積的低溫鋁構成鋁電極能明顯地改進電氣性能并提高產品合格率。
圖1A和圖1B用圖說明的是通用半導體器件的例子。其中圖1A是半導體器件的平面圖，圖1B是沿圖1A中A-A′線的截面圖;
圖2A和圖2B用圖說明的是通用半導體器件的另一個例子，其中圖2A為半導體器件的平面圖，圖2B是沿圖2A中B-B′線的截面圖;
圖3是通用CMOS晶體管截面圖;
圖4A、4B、4C和4D是顯示本發明的半導體器件特征并說明其各種變化的截面圖。
圖5A是本發明最佳實施例的截面圖;
圖5B是本發明最佳實施例的等效電路圖;
圖6至17是表示制造圖5所示結構的工藝步驟圖;
圖18至20是適合于形成CVD-Al膜或主要由鋁構成的金屬膜的連續金屬膜形成裝置圖;
圖21是圖20所示裝置的功能圖;
圖22A，22B和22C是用Al-CVD法形成電極和布線的薄膜形成工序的透視圖;
圖23A是構成本發明第一個實施例的MOSFET的平面圖;
圖23B是沿圖23A中X-X′線的截面圖;
圖24A至24E是表示制造如圖23A和23B中所示MOSFET的方法截面圖;
圖25A是表示構成本發明第二個實施例并用于CMOS反向器電路的半導體器件的截面圖;
圖25B是所說實施例的電路圖;
圖25C是用與上述實施例進行比較的現有技術中的器件的截面圖;
圖26A是構成本發明第三個實施例并用作CMOS反向器電路的半導體器件的平面圖;
圖26B是沿圖26A中Y-Y′線的截面圖;
圖26C是所說實施例的電路圖;
圖27A是構成本發明的第四個實施例并用作由垂直的MOS晶體管組成的NAND(與非)電路的半導體器件的平面圖;
圖27B是沿圖27A中2-2′線的截面圖;
圖27C是所說實施例的電路圖;
圖28是本發明的第5個實施例的截面圖;
圖29是本發明的第6個實施例的截面圖;
現在結合最佳實施例詳細說明本發明。
本發明的最佳實施例以下述形式被構成。在功能元件如場效應晶體管，雙極型晶體管，擴散型電阻器等中使引出端形成在第一導電器的第一半導體區上，和第二導電型的第二半導體區上，構成電氣短路，并形成一個電極通過所說的第二半導體區與所說的第一半導體區相連。
圖4A至4D是表示本發明的各種模式的截面圖。
在圖4A所示的例中，形成的電極120延伸至第一半導體區102，穿透第二半導體區104的中心。
在圖4B所示例中，電極120延伸到第一半導體區102穿過第二半導體區104的端部。
在圖4C所示例中，電極120不埋入第一半導體區102中，像圖4A中的情況，只僅僅與上表面相連。121為源電極布線。
圖4A至4C未畫出下部區。如果電極120的材料同第一半導體區能構成歐姆接觸，這種下部區則可以省去。如果需要，下部區105也可以形成，如圖4D所示，在該位置電極與第一半導體區102連接。電極120最好在大部分側壁上(lateral wall)構成一絕緣膜，而且通過在所說的絕緣膜中露出的硅區連接104區。
圖5A是本發明的另一實施例的截面圖，圖5B是它的等效電路圖。
在圖5A中畫出一個P-型基片57，一個n-型擴散層56，PMOS晶體管的掩埋漏區51，PMOS晶體管的溝道區52，它的源區53，PMOS和NMOS晶體管共用的柵氧化膜54，多晶硅柵55，絕緣膜58，NMOS晶體管的源區201，它的溝道區202，它的掩埋漏區203，PMOS晶體管的漏和阱共用掩埋電極60，NMOS晶體管的漏和阱共用掩埋電極61，PMOS和NMOS晶體管分別的源電極62、63和共用柵電極64。
如圖5B中的等效電路，最高電位是加在PMOS晶體管30的漏51和阱52上的，而最低電位是加在NMOS晶體管31的漏203和阱202上。PMOS和NMOS晶體管的公共柵55構成輸入端，而PMOS和NMOS晶體管的源53，201相互連接而構成輸出端，這就構成了反向邏輯電路。當最高電位加于輸入端時，NMOS晶體管導電響應，以最低電位供給輸出端。當最低電位加于輸入端時，PMOS晶體管導電響應，以最高電位供給輸出端。實現了反向邏輯運算。
在本發明中，如圖5A所示，細的埋入電極60，61深埋入半導體基片中。在現有技術中，即使對有大的高寬比的接觸孔用導電材料完全填完也是困難的，用金屬淀積法不可能形成如圖5A所示的深埋電極。
根據本發明找到用新穎的CVD方法能極好選擇淀積對其質量令人滿意的金屬。這在以后說明。
下面將參照圖6至17說明圖5所示CMOS晶體管的制造工藝。
首先，用離子注入和退火工序在P型片57中形成n-擴散層56(圖6)。
然后，用離子注入和退火工序分別在基片57中形成n+漏層，在n-層56中形成P+漏層51(圖7)。
用CVD法在整個表面隨后形成n-層52(圖8)。
然后，進行蝕刻，形成貫穿n-層52，P+層51，和n+層203應延伸到n-層56的窗口(圖9)。
在一個區域內進行離子注入，以便在n-層中形成NMOS晶體管，然后退火，形成P-層202(圖10)。
然后，分別用離子注入和退火工藝在n-層52中形成用作電極連接的P+源區和n+層59，在P-層202中形成用作電極連接的n+源區201和P+區204(圖11)。
然后，用熱氧化法形成柵氧化膜54(圖12)。
隨后用CVD法在窗口中淀積多晶硅，接著用深腐蝕法形成埋入的多晶硅層(圖13)。
用CVD法淀積中間層絕緣膜58(圖14)，并用蝕刻法形成漏51，203和阱52，202用的連接孔(圖15)。
然后用上述的CVD法用DMAH(氫化二甲基鋁)和H2在連接孔中淀積鋁，構成漏和阱公用的電極60，61(圖16)。
用蝕刻法形成源和柵的連接孔(圖17)。
用CVD法在連接孔中最后淀積鋁，形成源電極111，112和柵電極63，便完成了圖5A所示的結構。用PMOS和NMOS晶體管的源電極相互連接的這種方式進行鋁布線來構成反向邏輯電路。
把等于或高于NMOS晶體管Vth的電壓，例如最高電位加到柵極55上時，所形成的溝道在NMOS晶體管的柵底下，由此使漏203和它的源201相連接。因此，電子電流流過所說的溝道。保持輸出端在最低電位。
然后，當把等于或低于(PMOS晶體管的最高電流+Vth)，例如最低電位加于柵電極55時，所形成的溝道位于PMOS晶體管的柵底下，使漏51和它的源53連接。因此空穴電流流過所說的溝道，保持輸出端在最高電位。
當輸入端處于最高電位或最低電位時，輸出端分別保持在最低電位或最高電位，因此實現了“非門”(反向器)運算。
本實施例可以只用一個柵電極構成，而不需要絕緣區，柵可以用來隔開PMOS和NMOS晶體管。因而有可能減少電極數量，減少絕緣區的尺寸，從而獲得的尺寸減少了的邏輯電路。
源電極62，63和柵電極64，象上述的第一例中的電極120或第二例中的埋入電極60、61一樣也可以用多晶硅，Al，W，Mo，Cu，Al-Si，Al-Cu，Al-Ti，Al-Si-Ti，Al-Si-Cu，WSi2，MoSi2或TiSi2構成，但從制造工藝上考慮，它們最好用鋁或主要由鋁構成的材料如Al-Si，Al-Cu，Al-Ti，Al-Si-Ti或Al-Si-Cu構成。除此之外，這些材料最好采用后面將要說明的方法淀積。
(薄膜形成法)下面將說明適合于形成本發明用的電極的薄膜形成法。
所說的方法適合于用導電材料填充窗口，以便形成上述結構的電極。
所說的薄膜形成方法，使用氫化烷基鋁氣和氫氣在逸出電子的基片上進行表面反應，由形成淀積膜的工序組成(所說的方法在下面稱為Al-CVD法)。
特別是由氫化單甲基鋁(MMAH)或氫化二甲基鋁(DMAH)為原材料氣體，和以氫氣作為反應氣體組成的氣體混合物存的情況下，加熱基片表面，能夠淀積出有令人滿意的質量的鋁薄膜。當選擇性淀積鋁時，基片表面的溫度最好保持在至少等于氫化烷基鋁的分解溫度，但應低于450℃，最后保持在260℃與440℃之間，并直接加熱或間接加熱。
用直接加熱或間接加熱法均可以使基片在上述溫度范圍內加熱，但是，特別先采用直接加熱法，可以高淀積速度獲得其質量令人滿意的鋁膜。例如，用較好的溫度范圍260℃-440℃用300-5000A/min的淀積速度可以獲的令人滿意的薄膜。淀積速度高于電阻加熱時的淀積速度。這種直接加熱(熱能從加熱裝置直接傳輸給被加熱的基片)可以用鹵燈或氙燈加熱。也可以用例如電阻加熱法這種間接加熱法，用裝在薄膜淀積室內位于支撐需淀積薄膜基片的基片支撐架上的發熱元件加熱。
假若該方法用于有逸出電子表面區和不逸出電子的表面區的基片時，可以令人滿意地選擇性淀積，只在用有逸出電子的表面區的基片，才形成鋁單晶。這種鋁有電極1布線材料所需的全部最佳特性，包括低的外延層小丘出現率和低的合金尖峰出現率。
這可能是因為，構成逸出電子表面的半導體表面或導體表面能選擇性地產生其質量令人滿意的鋁薄膜，而且鋁膜的優良結晶性排除了或明顯地減少了由與下層硅產生的共晶反應而造成的合金峰形成物。這種鋁膜當用作半導體器件的電極時，其優點遠遠超出了通用鋁電極的概念，而且是現有技術中沒有預期到的。
如上所述，在具有逸出電子表面的窗口中淀積鋁，例如窗口被形成在絕緣膜層中，從窗口暴露出半導體基片的表面，它具有單晶結構，除此之外，所說明的Al-CVD也能選擇性的淀積主要由鋁構成的下列金屬膜，并具有類似的令人滿意的質量。
例如，用選擇淀積各種導電材料。如Al-Si，Al-Ti，Al-Cu，At-Si-Ti或Al-Si-Cu，用除氫化烷基鋁氣和氫氣以外的混合氣體氣氛，如適用的氣體混合物含硅的氣體，如SiH4(硅烷)，Si2H6，Si3H6，Si(CH3)4，SiCl4，SiH2Cl2，或SiHCl5;
含鈦的氣體，如TiCl4，TiBr4或Ti(CH8)4;和/或含銅的氣體，如雙乙酰銅Cu(C5H7O2)2，copper BisdipyValoylmethanite Cu(C11H19O2)2或雙六氟乙酰丙酮銅Cu(C5HF6O2)2都可以形成電極。
由于所說的Al-CVD法在選擇性和淀積膜上提供令人滿意的表面持性方面都很好，所獲得的金屬膜適合于廣泛用于半導體器件的布線，在后續的淀積工序中用無選擇的薄膜形成法，不僅在上述的選擇性淀積的鋁膜上，也在SiO2絕緣膜上形成只由鋁或主要用鋁組成的金屬膜。
這些金屬膜的實例包括選擇性淀積的Al，AlSi，Al-Ti，Al-Cu，Al-Si-Ti或Al-Si-Cu和無選擇性淀積的Al，Al-Si，Al-Ti，Al-Cu，Al-Si-Ti或Al-Si-Cu的組合。
所說的無選擇性薄膜淀積可以用與上述的Al-CVD法不同的CVD法，或者用濺射法。
(薄膜形成裝置)下面說明適用于形成本發明的電極的薄膜形成裝置。
圖18至20用圖說明了適用于上述薄膜形成方法的連續金屬薄膜形成裝置。
如圖18所示，所說的裝置包括裝載室311，CVD反應室(第一薄膜形成室)312，射頻蝕刻室313，濺射室(第二薄膜形成室)314和卸料室315，各個室與外部大氣隔離密封，并能用閘閥3109-310f使相互連通，用真空系統316a-316e分別使各室成為真空或減壓。裝載室用于在淀積之前除去基片的大氣而用H2氣取代大氣，以改進生產。相鄰的CVD反應室312，用于在常壓或減壓下在基片上選擇淀積，室內有基片夾是318，基片夾帶有電阻加熱器317，用于加熱基片，使薄膜至少在200℃至450℃的溫度范圍內形成，通入氫化烷基鋁這種原材料，原材料在沸騰室319-1中與氫氣一起沸騰而氣化，氣化后的原材料通過氣體供給管319，作為反應氣的氫氣通過氣體供給管319′。射頻蝕刻室313，用于在選擇性淀積之后，在氬氣氣氛中清潔(蝕刻)基片表面，蝕刻室中有基片夾具，使基片至少加熱到100℃至250℃的溫度范圍內，并用射頻蝕刻電極管321，并連續到氬氣供給管322。濺射室314，用作在氬氣氣氛中用濺射法無選擇地淀積金屬薄膜，室內有基片夾具323用以加熱基片，使其溫度至少在200℃-250℃的范圍內，還有安裝濺射靶324a用的靶電極324，濺射室接到氬氣供給管325上。最后的卸料室315，用于在金屬薄膜淀積之后，在產生曝露在外部大氣中之前調節基片，卸料室設計成可以用N2氣替換。
圖19畫出了連續金屬薄膜形成裝置的另一個例子，該裝置中與圖18所示裝置中相同的元件用相同的數字標注。圖19中的裝置與圖18中的裝置的差別是，基片表面用鹵燈330直接加熱，為此，用凸臺331裝備基片夾具312，支撐基片，使之成浮動狀態。
如上所述，用這種對基片直接加熱的結構還提高了以前所述的淀積速度。
實際上，上述結構的連續金屬膜形成裝置與圖20中所示結構是等效的，在這些裝置中，裝載室311，CVD反應室312，射頻蝕刻室313，濺射室314，和卸料室315是用運輸室326相互組合的。在該結構中，在所說的運輸室326中有構成運輸裝置的臂327，它可以在A-A兩個方面旋轉和延展，并能在B-B方向收回，這就可以將基片順序地從裝載室311輸入到CVD反應室312，射頻蝕刻室313，濺射室314，而最終輸入到卸料室315，而不需將產品曝露在外部大氣中，如圖21中箭頭所指的。
(薄膜形成工藝)現在來說明形成本發明的電極和布線用的薄膜形成工藝。
圖22用簡略透視說明了形成本發明的電路和布線用的薄膜形成工序。
首先說明工序的概要。將帶有絕緣膜，而絕緣膜中開有窗口的基片放在薄膜形成室內，使基片表面的溫度保持在250℃-450℃。在如氫化烷基鋁那樣的氫化二甲基鋁和氫氣的混合氣體氛中進行熱CVD，使在窗口中露出的半導體上選擇性的淀積鋁。用上述的輸入含硅的氣體，而很自然的完成了主要由鋁組成的金屬薄膜如Al-Si的選擇性淀積。然后用濺射法在選擇性淀積的鋁膜上和絕緣膜上無選擇地形成僅僅是用鋁或主要由鋁組成的金屬膜。在無選擇地淀積金屬膜后，緊接著按所設計的布線形狀制成布線圖形，從而獲得電極和布線。
結合圖19和22更詳細地說明該工序。首先，準備好基片，例如，該基片包括單晶硅片在其上產生不同尺寸的凹槽上和用絕緣膜覆蓋除凹槽底部的外的部分。
圖22A簡略地示出所說基片的一部分，圖中示出的是構成導電基片的單晶硅基片401;構成絕緣膜的熱氧化硅膜402;不同尺寸的窗口403，404和凹槽410。
以下述的方式，用圖19中示的裝置在基片上形成鋁膜，構成第一布線層。
首先將上述的基片放入裝載室311，裝載室內由上述的引入氫氣形成氫氣氛。然后用真空系統316b將反應室312抽真空，使真空度為大約1×10-8壬，盡管用較高的壓力也可能形成鋁膜。
然后用H2氣作載體氣體將由發泡法獲得的DMAH(氫化二甲基鋁)氣從氣管319送入反應室。
氫氣還作為反應氣從第二氣管319′輸入，并保持反應室312內部于預定的壓力，用普通的慢漏泄閥調節。典型的壓力約1.5壬，DMAH公壓約5.0×10-3壬。然后用鹵燈330作熱源直接加熱硅片，使進行選擇性鋁淀積。
預定的淀積時間之后，中斷DMAH供應。所說的預定淀積時間是按照硅上(單晶硅基片1)的鋁膜厚度等于SiO2的(熱氧化硅膜2)厚度所需時間而確定的，它是用實驗法預先確定的。
在該工藝中，基片表面用直接加熱法加熱到大約270℃，按上述的工序會引起窗口中鋁膜405的選擇性淀積，如圖22B所示。
上述的工序稱之為在窗口中形成電極的第一薄膜形成工序。
在所說的第一薄膜形成工序之后，用真空系統315b使CVD反應室312抽真空，使室內壓力不超過5×10-6壬。確定兩個室抽真空后。閘閥310c打開，然后用傳輸裝置將基片從CVD反應室312送入射頻蝕刻室313，所說的閘閥關閉。把射頻蝕刻室313抽真空使壓力不超過10-8壬，然后以供氣管322供入氬氣使室內保持在10-1-10-3壬的氬氣氣氛中。基片夾具320的溫度保持在約200℃，在射頻蝕刻電極321上加100瓦射頻功率，約60秒鐘，使在所說的室313中產生氬氣放電，使基片表面用氬氣刻蝕，除去CVD淀積膜上不需要的表面層。這種情況下的刻蝕深度的100埃，與氧化膜一致。若所說的表面層處于缺氧的情況時，如基片被送到真空中，則可以省去在射頻蝕刻室中完成的CVD淀積膜的所說的表面蝕刻。在這種情況下，若CVD反應室312和濺射室314之間溫度明顯不同，射頻刻蝕室313可用來在短時間內改變溫度。
所說的射頻蝕刻后，終止供氬，并使射頻蝕刻室抽真空到5×10-6壬。然后濺射室也抽真空到5×10-6壬或更低，閘閥310d打開。用輸送裝置將基片以射頻蝕刻室313送入濺射室314，所說的閘閥310d關閉。
緊按著，象射頻蝕刻室313中一樣，濺射室保持在10-1-10-3壬的氬氣氣氛中，基片夾323的溫度保持在200-250℃。加直流功率5至10千瓦，引起氬氣放電，用氬離子轟擊鋁或鋁硅(硅0.5%)靶使用約1000埃/分鐘的淀積速度在基片上淀積鋁或鋁硅，這是無選擇性淀積工序，稱之為形成連續到電極的布線的第二薄膜形成工序。
基片上形成了約5000埃金屬薄膜后，中斷供氬和所加的直流功率。裝載室311抽真空到5×10-8壬或更低的壓力，然后打開閘閥310e，移動基片。閘閥310e關閉后，裝載室311供入氮氣。隨后打開閘閥310f，取出基片。
上面所說的在SiO2上形成鋁膜406的第二鋁膜淀積工序如圖22C所示。
隨后，所說的Al膜刻圖獲得所設計形狀的布線。
(實例)下面得出的實驗結果指示了上述Al-CVD法的優越性和用這種方法在窗口中淀積的鋁膜的令人滿意的質量。
準備好許多基片，每個基片包含有N-型單晶硅片，在它上面有厚度為8000埃的熱氧化SiO2膜，在SiO2膜中用刻圖法形成從0.25×0.25微米2至100×100微米2的不同尺寸的凹槽以露出位于底下的單晶硅(樣品1-1)用Al-CVD法，用DMAH作為原材料氣體，以氫為反應氣體，總壓力為1.5壬，DMAH分壓為5.0×10-3壬，基片表面溫度選擇在200℃-490℃的溫度范圍內，用控制加于鹵燈的電功率的方法直接加熱，在這些樣品上形成鋁膜，其結果列于表1中。
正如從表1中所見到的，窗口中的鋁是用3000至5000埃/分的高淀積速度，用直接加熱法使基片溫度處于260℃或更高溫度的條件下淀積的。
其片表面溫度在260℃-440℃的范圍內時所獲的窗口中的鋁膜表現出優良的性能，無碳含量電阻率為2.8-3.4微歐厘米，反射率為90%至95%，小丘(≥1微米)密度為0至10厘米-2，含金尖峰形成率幾乎為零。(0.15μm深的結破壞次數)另一方面，在200℃-250℃溫度范圍內獲得的薄膜質量比在260℃-440℃溫度范圍內獲得的薄膜質量稍差一點，它比用常規技術獲得的薄膜質量好得多。但是，淀積速度不能超過1000-1500A°/分。
在基片表面溫度等于或高于450℃時，孔中Al膜質量受到損壞，具有反射率60%或更低，小丘(≥1μ)密度為10-104cm-2，含金尖峰形成率為0-30%。
下面將說明上述的方法怎樣能夠有利的用于填充凹槽。
所說的方法能有利地用于填充由下面所述的材料組成的凹槽。
用與在上述樣品1-1形成鋁膜的相同條件，在下述基片(樣品)上形成鋁膜。
樣品1-2的制作方法是，在構成第一基片表面材料的單晶硅上，用CVD法形成構成第二基片表面材料的氧化硅膜，用光刻工藝形成凹槽，在所說凹槽底部局部露出單晶硅表面。熱SiO2膜的厚度為8000埃，單晶硅暴露面積的大小從0.25×0.25微米到100×100微米，凹槽深2微米。這種樣品在下文中表示成“CVDSiO2”(或單純的SiO2)/單晶硅;
制成的樣品還有用常壓CVD/單晶硅法形成的摻硼氧化膜(下面寫成BSG)的樣品1-3;
用常壓CVD/單晶硅法形成的摻磷氧化膜(PSG)的樣品1-4;
用常壓CVD/單晶硅法形成的摻硼和磷的氧化膜(BSPG)的樣品1-5;
用等離子CVD/單晶硅法形成的氮化膜(P-SiN)的樣品1-6。
熱氮化膜(T-SiN)/單晶硅的樣品1-7;
用低壓CVD/單晶硅法形成的氮化膜(LP-SiN)的樣品1-8和用ECR/單晶硅形成的氮化膜(ECR-SiN)的樣品1-9此外，樣品1-11至1-179是用下列18種第一表面材料和9種第二表面材料組合制成的。要注意的是缺下列樣品號1-10，20，30，50，60，70，80，90，100，110，120，130，140，150，160和170。第一表面材料用的是單晶硅(MOnO-Si)，多晶硅(poly-Si)，非晶硅(a-Si)，鎢(W)，鉬(Mo)，鉭(Ta)，硅化鎢(WSi)，硅化鈦(TiSi)，鋁，鋁硅(Al-Si)，鈦鋁(Al-Ti)，氮化鈦(Ti-N)，銅(Cu)，鋁硅銅(Al-Si-Cu)，鋁鈀(Al-Pd)，鈦(Ti)，硅化鉬(Mo-Si)，和硅化鉭(Ta-Si)。第二基片表面材料是，T-Si-O2，SiO2，BSG，PSG，BPSG，P-SiN，T-SiN，LP-SiN和ECR-SiN。在所有這些樣品中均能獲得同上述的樣品1-1具有同樣優良的鋁膜。
隨后，在經過上述的選擇性鋁淀積的基片上用濺射法無選擇地淀積鋁，然后構圖。這種淀積膜用作掩埋的布線的三維連接是有效的。
窗口中用濺射和選擇性淀積所獲得的鋁膜具有良好的電氣和機械接觸性，因為窗口中鋁膜有改進過的表面狀態。
實施例1下面說明構成本發明第一實施例的MOSFET(MOS場效應晶體管)。
圖23A是所說第一實施例的MOSFET的平面圖，圖23B是沿圖23A中X-X′線的截面圖。圖中畫出的有，n型半導體的硅基片101;P-阱102;形成在P-阱102中的n+型漏區103;與漏區103同樣形成的源區104;使P-阱的源電極之間起歐姆接觸的P+底區105;多晶硅柵電極106;用通孔連接到所說柵電極106的柵電極布線106′;氧化硅絕緣膜109;和用選擇氧化形成的帶鳥嘴形的場絕緣膜110。
構成本發明最大特征的電極120是單晶鋁構成的，它穿過絕緣層109和源區104中的連接孔并延伸到埋入P-阱102中的底部區105。絕緣層109上形成的源電極布線121和電極120由鋁構成。埋入漏區103上的連接孔中的漏電極122由單晶鋁構成。還有漏電極布線123。
下面參照圖24A至24E說明具上述結構的MOSFET的制造方法。
在硅基片上用已知的制造工藝形成P-阱102，漏區103，源區104和場絕緣膜110，然后在它上面形成絕緣區109，在所說絕緣層109上形成柵電極106。然后利用光刻膠光刻形成孔，如在源區104上部的絕緣層109上的光刻膠圖形。然后用CHF3-C2F6干式蝕刻形成位于絕緣層109中直到源區的孔，如圖24A(開孔工序)所示。
隨后，不要除去光刻膠，用Cl2-CBrF3干刻，形成貫穿源區104，并進入P-阱102的孔(蝕刻工序)，在這樣形成的孔底，形成底部區105，如圖24B(P+形成工序)所示。
然后，如圖24C所示，用所述的Al-CVD法用DMAH和氫氣，在基片表面溫度保持在270℃的條件下在絕緣膜109上表面淀積鋁(CVD-Al形成工序)。
然后用已知工藝在漏區103上的絕緣層109中形成連接孔，如圖24D所示(開孔工序)，并用上述的Al-CVD法淀積鋁。然后用濺射法在所說的電極102和所說漏區103上分別形成源電極布線121和漏電極布線123，如圖24E所示(Al布線工序)，器件制作完畢。
正如以前所述的，本發明允許構成一種MOSFET它可以在源區和下部區電氣短路的狀態下使用，具有所必須的最小元件，無任何多余的表面面積。
實施例2圖25A，以圖說明本發明的第二實施例。
在所說的第二實施例中，本發明用于CMOS“非”門電路。制造方法與實施例1基本相同，不再說明。
圖25B是本實施例的電路圖。圖25C是用現有技術獲得的類似器件，用于比較。正如從用于比較的代表現有技術的圖25A和代表本發明的圖25A所看到的，“非”門電路中源區和底部區的連接部分用按本發明的電極結構可以使器件所占的面積明顯減少。
實施例3圖26A和26B是本發明的第三個實施例。制造工藝與所說第一實施例基本相同，不再說明。
第三實施例也用作“非”門電路，但它與第二實施例不同，其中的MDS晶體管具有“縱向結構。正如以圖中看到的，把本發明的電極結構用在縱向MOS晶體管的電路中，也能較明顯地降低所占面積。
實施例4本發明的第四個實施例圖27A和27B說明，電路圖示于圖27C中。本實施例的制造方法與所述的第一實施例基本相同，不再說明。
在該第四實施例中，把本發明仍然用于由縱向MOS晶體管組成的NAAD(“非與”)電路。正如從圖中看到的，本發明的電極結構，在本實施例中，用于減少所占據的面積仍然是有效的。
實施例5圖28是構成本發明第5個實施例的NOR(“或非”)電路元件的剖視圖。
圖28中205，207分別為PMOS和NMOS晶體管的多晶硅柵;206，208為柵絕緣膜;PMOS晶體管的P+漏層為209;NMOS晶體管的n+源層210;電極，211，212，213，214分別用于漏209，源210，和多晶硅柵205，207。該實施例中，PMOS晶體管的源53和NMOS晶體管的源201，210，也是相互連接的。在NMOS邊形成掩埋電極61延伸進n+漏層203，在PMOS邊形成P+漏層59用的電極211，兩個電極61，211是用上述的Al-CVD法選擇性淀積形成的。圖28中的結構可以用圖6至圖17所示的相同工序形成。
NOR(“或非”)電路的第一輸入端215接到NMOS晶體管的柵207和PMOS晶體管的柵205。NOR電路的第二輸入端216接到NMOS和PMOS晶體管的公共柵55。
該器件以下述方式起作用。當第一輸入端215所接收到的電壓等于或大于NMOS晶體管的Vth，例如為最高電位時，第二輸入端216接收到的電壓等于或低于[PMOS的最高電位+Vth]，例如為最低電位時，把溝道形成在NMOS晶體管的下面，因此漏203和源210相連接，輸出端207保持在最低電位。在該狀態的PMOS晶體管中。P+層101和源區53通過溝道相連，但源53不連接到電源，因為溝道不被形成在漏209和P+層51之間。當加到第一和第二輸入端215，216的電壓交換時，NMOS晶體管的漏203和源201通過溝道連接，因此，輸出端保持在最低電位。在該狀態下，PMOS晶體管的漏209和P+層51通過溝道連接，但源53不接電源，因為溝道不被形成在PMOS晶體管的源53和P+層51之間。然后，當第一輸入端215和第二輸入端216接收到的電壓均等于或高于NMOS晶體管的Vth時，例如為最高電位，把溝道形成在NMOS晶體管下面，由此漏203和源201，210通過所說的溝道連，輸出端保持在最低電位。源53不接電源，因為溝道不被形成在PMOS晶體管的下面。然后，當第一和第二輸入端215，216兩端收到的電壓等于或低于(PMOS晶體管的最高電位+Vth)時，例如為最低電位，把溝道形成在PMOS晶體管下面，源53通過P+層51接到漏區209，輸出端217保持在最高電位。在該狀態下，源201，210不接電源，因為溝道沒有被形成在NMOS晶體管下面。
如上所述，獲得了NOR功能，因為只有當給第一和第二輸入端的電壓為最低電位，而且輸入電位的其他組合處于最低電位時，輸出端才保持在最高電位。
本實施例象圖5所示實施例一樣，也能減少電極的數量和減小元件的尺寸。
實施例6圖29是構成本發明第6個實施例的NAND與非電路器件的剖視圖。
圖29中給出了PMOS晶體管的P+源層218和NMOS晶體管的n+漏層219。該器件中把延伸進P+漏層51的掩埋電極60形成在PMOS一邊，使n+漏219用的電極220形成在NMOS一邊。所說電極220也是用DMAH和氫選擇性鋁淀積法形成的。圖29所示結構用圖6至17所示的相同工序制成。
把NAND電路的第一輸入端221接到NMOS晶體管的柵207和PMOS晶體管的柵205。把NAND電路的第二輸入端222接到NMOS晶體管和PMOS晶體管的公共柵55。
本實施例器件以下述方式起作用。當第一輸入端221收到的電壓等于或高于NMOS晶體管的Vth時，例如為最高電位時，和第二輸入端222收到的電壓等于或低于[PMOS晶體管的最高電位+Vth)時。例如為最低電位時，溝道被形成在PMOS晶體管的下面。漏51和源53相連，輸出端223保持在最高電位。處于這種狀態下的NMOS晶體管中，通過溝道使n+層203與漏219相連，但源201不接電源，因為溝道不是形成在源201和n+層203之間。當加到第一和第二輸入端221，222上的電壓互換時，PMOS晶體管的漏51和源218通過溝道相連，輸出端223保持在最高電位。該狀態中，源201不接電源，因為溝道不是形成在NMOS晶體管的漏219和n+層203之間。然后，當第一和第二輸入端收到的電壓均等于或低于[PMOS晶體管的最高電位Vth]時，例如為最低電位時，溝道被形成在PMOS晶體管下面，漏51通過所說的溝道接到源53，218，輸出端223保持在最高電位。這種狀態下，源201不接到電源。因為溝道不是形成在NMOS晶體管下面。然后，當第一和第二輸入端收到的電壓均等于或高于NMOS晶體管的Vth時。例如為最高電位時，溝道被形成在NMOS晶體管下面，漏219通過n+層203與源200連接，輸出端保持在低電位。該狀態下，源53，218不接到電源，因為溝道不是形成在PMOS晶體管下面。
NAND功能是這樣獲得的，只有當給第一和第二輸入端最高電位時，輸出端才保持在最低電位，但輸入端電位的其他組合保持在最高電位。
該NMND電路器件也是有數量減少了的電極，因此器件的尺寸也減少。
在所述的實施例5和6中，甚至在n-型和P-型半導體相互交換的情況下，也能獲得類似的優點。
當用金屬或硅化物電極代替多晶硅電極時也能獲得類似的優點。
正如所說明的，本發明也允許獲得其有很小的功能元件的半導體器件，這些很小的功能元件可以由所需要的無任何多余表面積的最小元件構成，因需能明顯降低占據的面積，并能獲得精細的幾何形狀和高集成度。
權利要求
1.一種半導體器件，具有第一導電型的第一半導體區，和位于第一半導體區上或下的有與第一導電型不同的第二導電型的第二半導體區，其特征是形成的電極電氣連接到所說的第一半導體區并穿過說的第二半導體區；和用電極電氣連接所說的第一和第二半導體區。
2.按權利要求1的半導體器件，其特征是所說第二半導體區是場效應晶體管的源區或漏區。
3.按權利要求2的半導體器件，其特征是，所說場效應晶體管包括掩埋的漏區和掩埋的柵區;在所說掩埋柵的有關邊上形成PMOS晶體管和NMOS晶體管;所說第二半導體區構成所說的掩埋漏區;和在所說PMOS晶體管和NMOS晶體管里至少其中之一中有延伸進所說漏區的電極。
4.按權利要求1至3中的任何一個的半導體器件，其特征是，所說的電極由鋁或主要由鋁構成的導電材料構成。
5.按權利要求3的半導體器件，構成NOT(“非”門)電路元件。
6.按權利要求3的半導體器件，構成NOR(“或非”門)電路元件。
7.按權利要求3的半導體器件，構成NAND(“與非”)電路元件。
8.一種制造半導體器件的方法，該半導體器件具有第一導電型的第一半導體區，和形成在第一半導體區上的有與第一導電型不同的第二導電型的第二半導體區，和使第一和第二半導體區短路的電極，包括在所說的第二半導體區內形成一個窗口，使所說的第一半導體 區由該窗口露出一部分的第1工序;和在所說窗口內淀積導電材料的第2工序;所說的第2工序中包括用CVD法使用氫化烷基鋁氣和氫氣在所說的窗口內淀積鋁或主要由鋁構成的導電材料。
9.按權利要求8的制造半導體器件的方法，其特征是，所說的氧化烷基鋁是氫化二甲基鋁。
10.一種制造半導體器件的方法，包括工序在半導體基片上形成PMOS晶體管和NMOS晶體管的掩埋漏區;形成貫穿所說PMOS晶體管和NMOS晶體管漏區的結合部的窗口。形成覆蓋所說窗口的內表面的絕緣膜;在所說窗口中淀積所說PMOS和CMOS晶體管共公柵。形成掩埋電極，該電極延伸進所說PMOS晶體管和所說NMOS晶體管的掩埋漏區的至少其中之一。
11.按權利要求10的制造半導體器件的方法，其特征是，所說的電極由延伸進所說兩個掩埋漏區至少其中之一的窗口構成，并且是用CVD法，使用氫化二甲基鋁和氫氣在所說窗口中選擇性的淀積鋁構成的。
全文摘要
本發明提供了一種半導體器件，它具有無任何多余面積的所需的最小元件構成的很少的功能元件。因此，能明顯地減小所占面積，并具有第一導電型(例如P阱)的第一半導體區，和形成在第一半導體區上或下的，具有與第一導電型不同的第二導電型的第二半導體區(例如源區或漏區)，其中形成電氣連接到第一半導體區的電極，通過第二半導體區，上述電極使第一半導體區與第二半導體區短路。
文檔編號H01L21/28GK1057736SQ9110437
公開日1992年1月8日 申請日期1991年5月31日 優先權日1990年5月31日
發明者大逸男, 光地哲伸 申請人:佳能株式會社