專利名稱：字可擦埋設(shè)位線eeprom的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電可擦可編程的只讀存儲(chǔ)電路，特別涉及具有埋設(shè)位線的陣列結(jié)構(gòu)的那些電路，他們有時(shí)被稱為ACE或ACEE(先進(jìn)的無接觸EPROM或EEPROM)。本發(fā)明所設(shè)想的這類陣列具有擦字能力。
已知的埋設(shè)位線的EPROM或EEPROM陣列利用埋設(shè)的摻過雜的位線(通常是在厚氧化物區(qū)域下n+導(dǎo)電率摻雜的結(jié)晶硅)作為陣列的位線。摻雜線用作存儲(chǔ)單元的晶體管的源/漏區(qū)。例如在美國(guó)專利4，698，900中(1987年10月13日公開，發(fā)明人為A.Esquivel，受讓人為德克薩斯儀器公司)就公開了一種典型的先進(jìn)無接觸陣列型的EPROM。
有一種已開發(fā)的EEPROM(電可擦字可編程只讀存儲(chǔ)裝置)可通過隧穿(tunneling through)隔離層的電荷對(duì)單個(gè)存儲(chǔ)單元中的信息同時(shí)進(jìn)行擦除和編程。這類裝置曾在《1986年IEDM技術(shù)論文文摘》第580-583頁(yè)中的S.Lai等所作的“今日E2主流技術(shù)的比較與趨勢(shì)”一文中進(jìn)行了討論。
我們也知道混合使用以上方法的EEPROM，例如通過雪崩注入或隧道效應(yīng)進(jìn)行編程且通過隧道效應(yīng)擦除的Flash EEPROM。這類裝置一般限于整體擦除，即對(duì)整個(gè)存儲(chǔ)陣列同時(shí)進(jìn)行電擦除。在《1985年ISSCC技術(shù)論文文摘》168-169頁(yè)中，F(xiàn).Matsuoka等在“使用三層多晶硅技術(shù)的256 K Flash EEPROM”一文中就描述了一種通過雪崩注入進(jìn)行編程并通過隧道效應(yīng)進(jìn)行擦除的Flash EEPROM。
本發(fā)明是一種具有擦字能力的EEPROM。該EEPROM可用埋設(shè)的位線配置來制造?？梢灾圃煲粋€(gè)擦字晶體管，將其柵極與EEPROM陣列的字線相連，其一個(gè)源/漏極與一根擦字線相連，其另一源/漏極與一控制柵連線相連。該控制柵連線為特定數(shù)的存儲(chǔ)晶體管所公用，且該特定數(shù)包含一個(gè)字。
使用本發(fā)明的EEPROM的配置，可只擦去一個(gè)單字(如單字節(jié)字或雙字節(jié)字)并對(duì)其重新編程，而不是象已有技術(shù)的Flash EEPROM那樣一次就擦去整個(gè)陣列或?qū)ζ渲匦戮幊獭?br>
本發(fā)明可利用標(biāo)準(zhǔn)埋設(shè)位線方法制造可擦字的EEPROM，只要對(duì)標(biāo)準(zhǔn)方法進(jìn)行很少的改動(dòng)，并增加最小量的附加步驟即可。
又，根據(jù)本發(fā)明，用埋設(shè)位線結(jié)構(gòu)制造的可擦字EEPROM，其存儲(chǔ)晶體管、控制晶體管和擦除晶體管可配置在一個(gè)最小的區(qū)域內(nèi)。
圖1是本發(fā)明的EEPROM陣列的一個(gè)段的示意圖。
圖2a是高倍放大后的本發(fā)明的一段EEPROM在襯底層上的頂視圖。
圖2b是高倍放大后的本發(fā)明的同一段EEPROM在襯底層之上、包含接觸層和導(dǎo)電層在內(nèi)的頂視圖。
圖3是在圖2a和2b的EEPROM段中，沿剖面線AA′的剖視圖。
圖4是在圖2a和2b的EEPROM段中，沿剖面線BB′的剖視圖。
現(xiàn)參照?qǐng)D1對(duì)本發(fā)明的一個(gè)實(shí)施例的可擦字EEPROM的電路配置進(jìn)行說明。將n個(gè)存儲(chǔ)晶體管13至13n排列成使其控制柵極都連在一起，且與擦字晶體管11的一個(gè)源/漏區(qū)相連，擦字晶體管11的另一源/漏區(qū)與擦字線14相連。每個(gè)存儲(chǔ)晶體管13-13n有一個(gè)源/漏區(qū)分別與位線15至15n+1相連。每個(gè)存儲(chǔ)晶體管13-13n的另一源/漏區(qū)都與通路晶體管12-12n的一個(gè)源/漏區(qū)相連，而每個(gè)通路晶體管12-12n的另一源/漏區(qū)分別與位線15-15n相連。通路晶體管12-12n的各個(gè)柵極及擦字晶體管11的柵極都與單字線16相連。如圖1所示，每個(gè)存儲(chǔ)晶體管13-13n具有一個(gè)浮柵，且如圖所示每個(gè)浮柵都有一薄隧道窗口。在圖1所示的電路配置中有特定數(shù)目的例如8到16個(gè)通路晶體管-存儲(chǔ)晶體管對(duì)與一個(gè)單個(gè)的擦字晶體管11和擦字線14相連系，于是在標(biāo)準(zhǔn)的EEPROM陣列中。擦字節(jié)晶體管11的擦字線14便每隔8位或16位(存儲(chǔ)晶體管)重復(fù)一次，當(dāng)然重復(fù)的間隔也可視需要而定。也可以設(shè)想在這種配置中只使用一個(gè)擦除晶體管和一根擦除線，每次用來擦除一根字線。
在本發(fā)明的EEPROM的存儲(chǔ)單元中，對(duì)一個(gè)字的操作可參照?qǐng)D1歸納在下表中。
擦字節(jié)線 位線 位線 字線 控制14 15 15 16 柵極17擦 高伏特 地 地 高伏特 高伏特寫 地 高伏特 懸空 高伏特 地讀 低伏特 低伏特 地 低伏特 低伏特現(xiàn)就本發(fā)明一個(gè)實(shí)施例的EEPROM的布局參照?qǐng)D2a和2b進(jìn)行說明。此兩圖分別表示一個(gè)四單元的EEPROM集成電路的襯底層以及覆蓋在襯底層上的接觸層和導(dǎo)電層的高倍數(shù)放大圖。圖2A和2B的電路中的擦字節(jié)線14是一個(gè)根埋設(shè)的導(dǎo)電線，這一埋設(shè)在厚氧化物下的襯底的n+摻雜區(qū)，將在圖3和圖4的剖視圖中進(jìn)一步說明。位線15，151和152為埋設(shè)的位線，也是例如在厚氧化物層下的n+摻雜線，以后可看到，它們也起著存儲(chǔ)單元的通路晶體管和存儲(chǔ)晶體管的源/漏區(qū)的作用。除去在區(qū)域31、區(qū)域32和區(qū)域33中外，加工成圖示形狀的厚氧化物區(qū)26將擦字線14和位線15，151和152隔開，分別形成擦字晶體管、通路晶體管和存儲(chǔ)晶體管。接觸孔23允許埋設(shè)線34與控制柵連線17相接觸，前者形成擦字晶體管的一個(gè)源/漏區(qū)。
在埋設(shè)的n+線35上經(jīng)過厚氧化物層割出了隧道的窗口24，它們形成了通路晶體管12-12n和存儲(chǔ)晶體管13-13n的源/漏區(qū)?？筛鶕?jù)包含新發(fā)展的自對(duì)準(zhǔn)方法在內(nèi)的幾種已知制作方法中的任一種方法，將這些隧道窗口24蝕刻成形。這些隧道窗口24的臨界參數(shù)應(yīng)該使位于埋設(shè)的n+區(qū)28上的氧化物厚度薄得足以允許產(chǎn)生眾所周知的隧道現(xiàn)象，以便對(duì)存儲(chǔ)晶體管13-13n進(jìn)行“寫入”和/或“擦除”。
可能由第一層多晶硅構(gòu)成的浮柵區(qū)域21形成存儲(chǔ)晶體管13-13n的浮柵。這些浮柵區(qū)域覆蓋了隧道窗口24，并覆蓋處在存儲(chǔ)晶體管13-13n的源/漏區(qū)之間的薄氧化物區(qū)。由同一多晶硅層的第一層也可以形成條狀隔離區(qū)25。眾所周知如果使用這些隔離區(qū)25，這些區(qū)還將使字線與襯底隔離。
可以由第二層多晶硅層形成的字線16，如圖所示在水平方向延伸，覆蓋襯底層并在區(qū)31上形成擦字晶體管11的柵極，并在區(qū)域32上形成通路晶體管12-12n的柵極。
也可以用第二多晶硅層形成控制柵的連線17。這些線如圖所示也在水平方向上延伸，覆蓋浮柵區(qū)21，其間用例如二氧化硅的隔離層隔開。這些線17形成存儲(chǔ)晶體管13-13n的控制柵極。
可能由鋁類金屬制成的接觸帶22伸到接觸孔23和36內(nèi)，與埋設(shè)的n+區(qū)34接觸，并經(jīng)厚氧化物層37與控制柵連線17接觸，從而使擦字晶體管11的源/漏區(qū)與存儲(chǔ)晶體管13-13n的控制柵極獲得電氣連接。
參照分別沿剖面線AA′和BB′所取的圖3和圖4的EEPROM集成電路的剖視圖和下面的說明可以對(duì)本發(fā)明的其它實(shí)施例獲得得進(jìn)一步的理解。
位于電路下面的襯底35可以是單晶硅，其中按需要摻以P型雜質(zhì)。如圖4所示，埋設(shè)的n+區(qū)位于厚氧化物區(qū)29的下面，在區(qū)域31上形成擦字線14和擦字晶體管11的源/漏區(qū)。厚氧化物區(qū)26將各埋設(shè)的n+區(qū)隔離并將字線16與襯底區(qū)分開。
埋設(shè)的n+區(qū)34如圖4所示，起擦字晶體管11的一個(gè)源/漏區(qū)的作用，并由厚氧化物區(qū)所覆蓋。接觸孔23經(jīng)此厚氧化物腐蝕到埋設(shè)的n+區(qū)34。
埋設(shè)的n+區(qū)15，151和152也位于厚氧化物區(qū)29的下面，并形成位線15，151和153及通路晶體管12-12n和存儲(chǔ)晶體管13-13n的源/漏區(qū)。
埋設(shè)的n+區(qū)28也位于氧化物區(qū)的下面并形成通路晶體管12-12n和存儲(chǔ)晶體管13-13n的另一源/漏區(qū)并對(duì)這些晶體管的單元對(duì)例如通路晶體管12到存儲(chǔ)晶體管13從源/漏區(qū)電連接到源/漏區(qū)。在埋設(shè)的n+區(qū)28上方的厚氧化物區(qū)有一隧道孔24一直蝕穿到n+區(qū)域;然后在n+區(qū)的上面形成很薄的氧化物層或其他隔離層。
將第一層的多晶硅層蝕刻成形以形成浮柵21和條狀隔離區(qū)25。浮柵21(存儲(chǔ)柵)伸到隧道窗孔24內(nèi)，并對(duì)區(qū)33進(jìn)行覆蓋以形成存儲(chǔ)晶體管13-13n的浮柵(存儲(chǔ)柵)。在第一多晶硅層上形成例如二氧化硅加氮化硅的隔離層30以使該層和第二多晶硅層的區(qū)域隔離。注意接觸窗23也是穿過此一隔離層30的。
眾所周知對(duì)第二導(dǎo)電層(例如多晶硅)進(jìn)行蝕刻并形成圖形，可形成字線16和控制柵連線17。字線16還形成擦字晶體管11和通路晶體管12-12n的柵極?？刂茤胚B線17還形成存儲(chǔ)晶體管13-13n的控制柵極。
導(dǎo)電條22伸進(jìn)接觸窗23和接觸窗36內(nèi)以便與控制柵連線17電接觸。盡管導(dǎo)電條22在圖中位于控制柵連線17的上方，但此導(dǎo)電條22也可位于控制柵連線17的下方。導(dǎo)電條22可以是金屬的例如是鋁的，并可用眾所周知的技術(shù)將導(dǎo)電條22蝕刻成圖形。
因而可以看出，從擦字線14到埋設(shè)的n+區(qū)域34，將跨越區(qū)31形成擦字晶體管11，而字線16則用作擦字晶體管的柵極。由埋設(shè)的n+區(qū)34形成的擦字晶體管11的源/漏區(qū)，則通過控制柵連線17電搭接到n個(gè)存儲(chǔ)晶體管13-13n的控制柵極，因而控制n個(gè)存儲(chǔ)晶體管13中的一個(gè)字的擦除。
圖2a和2b和說明只表示出EEPROM陣列的一部分。根據(jù)本發(fā)明，該陣列包含兩個(gè)擦字晶體管，每個(gè)擦字晶體管控制兩個(gè)存儲(chǔ)單元的擦除方式。圖示的每個(gè)存儲(chǔ)單元由一個(gè)通路晶體管和存儲(chǔ)晶體管對(duì)組成。因而在圖2A和圖2B中描繪的EEPROM集成電路段中總共顯示有4個(gè)存儲(chǔ)單元。應(yīng)該明白本發(fā)明的EEPROM陣列應(yīng)包括幾千和幾百萬的存儲(chǔ)單元和眾所周知的有關(guān)的控制電路，如行譯碼器，列譯碼器和讀/寫選擇電路。
雖然所述的實(shí)施例是在硅制造技術(shù)的范圍中說明的，然而應(yīng)明白，所有建議使用硅材料的地方都可根據(jù)材料的已知性質(zhì)和制造方法用其他材料取代。建議采用的摻雜類型也可以采用相反的摻雜類型，如大家所知道的那樣。
盡管已參照?qǐng)D示的實(shí)施例對(duì)本發(fā)明進(jìn)行說明，但這些說明不應(yīng)在限制意義上加以解釋。本專業(yè)的技術(shù)人員在參閱此說明書后，不難作出圖示的實(shí)施例及本發(fā)明的其他實(shí)施例的不同的變型。因而可設(shè)想所附的權(quán)利要求將包含任何落在本發(fā)明的范圍內(nèi)的這類變型或?qū)嵤├?br>
權(quán)利要求
1.一種由工作于行列排列方式的存儲(chǔ)單元組成可擦字的電可擦可編程只讀存儲(chǔ)電路，其特征在于，每行上述存儲(chǔ)單元包含m個(gè)擦字晶體管，每個(gè)擦字晶體管都電連接到一行中的n個(gè)上述存儲(chǔ)單元并在擦除周期內(nèi)控制上述的n個(gè)存儲(chǔ)單元，其中m為正整數(shù)，n為被m除過的在上述行中的單元數(shù)。
2.如權(quán)利要求1所述的電路，其特征在于m＞1。
3.如權(quán)利要求1所述的電路，其特征在于n為8或16或32等。
4.如權(quán)利要求1所述的電路，其特征在于每個(gè)上述存儲(chǔ)單元包含一通路晶體管和一存儲(chǔ)晶體管。
5.如權(quán)利要求4所述的電路，其特征在于每個(gè)上述擦字晶體管都從它的一源/漏區(qū)電連接到n個(gè)上述存儲(chǔ)晶體管的控制柵極。
6.如權(quán)利要求5所述的電路，其特征在于每個(gè)上述擦字晶體管均從其柵極電連接到n個(gè)上述通路晶體管的柵極。
7.如權(quán)利要求4所述的電路，其特征在于每個(gè)上述通路晶體管和每個(gè)上述存儲(chǔ)晶體管均具有一對(duì)源/漏區(qū);每個(gè)上述源/漏區(qū)包含一埋在一厚隔離區(qū)下面的埋設(shè)的、摻雜導(dǎo)電區(qū)域;及至少有一些上述埋設(shè)的、摻雜導(dǎo)電區(qū)域還包含上述電路的位線。
8.如權(quán)利要求7所述的電路，其特征在于上述埋設(shè)的，摻雜導(dǎo)電區(qū)域?yàn)閱尉Ч枰r底的n+摻雜區(qū)。
9.如權(quán)利要求7所述的電路，其特征在于每個(gè)上述擦字晶體管還包含一對(duì)源/漏區(qū);上述擦字晶體管的每個(gè)上述源/漏區(qū)還包含埋在一厚隔離區(qū)下面的一埋設(shè)的、摻雜的導(dǎo)電區(qū);及每個(gè)上述擦字晶體管的一個(gè)上述源/漏區(qū)包含上述電路的一擦字線。
全文摘要
公布了一種具有擦字能力、并使用埋設(shè)位線制造技術(shù)的EEPROM。可擦字EEPROM使用的附加芯片區(qū)是最小的，對(duì)制造方法的變更也是最小的。
文檔編號(hào)H01L27/115GK1051448SQ90104790
公開日1991年5月15日 申請(qǐng)日期1990年7月18日 優(yōu)先權(quán)日1989年7月19日
發(fā)明者詹姆斯L·佩特森 申請(qǐng)人:德克薩斯儀器股份有限公司