高清晰陽極化的內層界面的制作方法

專利名稱:高清晰陽極化的內層界面的制作方法
本發明是有關生成半導體結構的方法，尤其是有關制備改進的隔離的半導體區域的方法，該方法能夠制備改進的半導體器件。
半導體工業繼續向著朝改進的雙極性集成電路，包括雙極型晶體管、MQS器件、或者二者皆有的方向發展。例如有人提議橫向雙極型器件比傳統的垂直方向的結構具有一定的優點，并試圖制造這種器件。為此，研究的一個領域是利用隔離技術，例如氧注入技術，希望改進得到的雙極型晶體管結構的質量。然而，以前應用于MOS電路的隔離技術，在制備雙極型器件時有其固有的局限性。這種隔離技術中的一個局限是在沿半導體和隔離層之間的界面固有形成的缺陷。這些缺陷阻礙了近距離的橫向結的形成，因此阻礙了制備高增益器件。
其它隔離技術的局限性包括自然的或固有的上擴散或者雜質自摻雜到半導體材料之中，這通常發生在接近隔離界面處。在現有隔離技術中，產生雜質的固有的或自然的橫向擴散也是一個問題，它導致了制得器件的漏電增大和總的等級的降低。
由上可知，對于半導體結構的制造方法提出了要求，即利用這種制造方法制備高增益的橫向雙極型器件，與之相關的要求和為改進隔離技術所提出的是在半導體材料和隔離內層之間提供一種低缺陷的和高精確限定的面。
本發明提供了一種生成隔離半導體區域或島的方法，該區域或島與現有技術相比，在半導體區域和與之相鄰的隔離區域之間具有更陡的渡越區。由于這種陡的渡越區和減少了邊界缺陷，就能生成近距離的雙極型晶體管結，制備高增益的雙極型器件。在MOS器件制造方面，可以實現改進的器件隔離，減小寄生晶體管效應，包括鎖上(Latch up);提高器件的輻射硬度，減少“單一事件失常”(Single event upsets);減少源-基片的電容，提高器件的開關速度。
根據本發明的主要的一方面，用高濃度摻雜的可陽極氧化的N+半導體材料層淀積在半導體基片上。在外延層頂表面上的任何界面或自然氧化物被去除以防止生成鳥嘴狀或啄形結構(Birds beak or birds head)，氧化硅層形成在外延層上，根據圖形掩模限定的區域，在其上將順序蝕刻出深的溝道。然后，深的溝道通過分層結構蝕刻到半導體基片，在低溫條件下，在溝道的側壁上生成長出一層薄的氧化物層。然后，基片結構被旋轉在陽極氧化處理的溶液中清洗溝道，溶液中接通電流以陽極氧化處理重摻雜的N+層，從而把該層變成單一的、均勻多孔的硅內層，接著，該結構受到快速的、低溫氧化處理以把該內層變成隔離氧化物半導體層，低溫氧化作用導致了在外延層和隔離內層之間非常陡的界面。
溝道用隔離氧化物填充，并經平面化處理得到所需的表面形狀，因此，外延半導體材料的隔離島區在隔離內層之間有很陡的限定界面。因為只用低溫處理，外延層材料由于上擴散或自摻雜相對保持互不影響，且界面缺陷減少到最小。

本發明的其它特征將通過結合附圖對制造工藝和產生的結構的描述更為明顯，其中圖1是現有技術半導體的截面圖，作為一種例子，其結構是一橫向npn雙極型晶體管。
圖2是圖1所示的現有技術雙極型半導體結構的放大剖視圖說明在外延硅層和氧化物層的界面上的邊界缺陷。
圖3是比較根據現有技術(虛線)方法制成的其外延硅和氧化物界面摻雜濃度分布的圖形和根據本發明(實線)方法的結構。
圖4是根據本發明在半導體基片上形成各層的截面圖;
圖5是開槽的半導體結構的截面圖;
圖6是受到陽極氧化溶液處理的開槽半導體結構的截面圖;
圖7是在氧化處理后半導體陽極氧化結構截面圖;
圖8是說明抗蝕平面化處理的半導體結構的截面圖;
圖9是說明部分平面化表面的半導體結構的截面圖。
圖10說明根據本發明而生成的隔離的外延槽的半導體結構的截面圖。最佳實施例的詳細說明圖1中示出了根據現有技術的工藝生成的橫向雙極型(npn)晶體管結構11，(圖1中的結構被定義為“橫向的”是因為該器件中的電流是橫向流過基片的)。可以理解到，在背景技術中描述的橫向雙極型晶體管只是許多種器件中的一種設想，而這種器件尤其適合于下面詳細描述的在根據本發明所述的方法和結構生成隔離島區后的制備和使用。總體結構包括-N型基片10，一半導體島區12和其它半導體區域(圖中沒有畫出)的二氧化硅區域14。在島區12中生成的晶體管包括一N+發射極16，一P型基極18和N+集電極20。金屬化觸點22和24各自與發射極16和集電極20電接觸。一P+多晶硅層26覆蓋在基片18上，氧化膜27覆蓋在多晶硅層26上。
制造高質量的橫向雙極型器件的固有問題是在隔離內層14和外延半導體區12之間不能形成陡的渡越區。當二氧化硅隔離層14是用陽極氧化處理形成時，問題更為嚴重。用重摻雜N+內層的陽極氧化處理和氧化作用來生成二氧化硅14，摻雜物原子被趨向界面32，增加了本區N型摻雜濃度并生成表示界面缺陷的陽極氧化尖峰。因此參見圖2，將圖1中現有技術的晶體管區域12部分被多倍放大，闡明界面32隔開了半導體區域12和氧化物內層14，在氧化層和N+區16的接觸面上的界面上的界面缺陷34由于降低了基極18的特性，減少了器件的增益，并且認為是形成一薄的基區18的障礙。界面缺陷34增加了結的漏電流，這種漏電流降低了器件的質量，其更重要的是提供不均勻結擴散的機構，由于界面缺陷34產生的不均勻擴散可能導致基區的不均勻寬度，如所示的那樣，通常由集電極擴散掩埋基區。事實上用集電極基極結的“尾部”(Tail)來延伸到發射極16和來縮短集電極20到發射極16，也并非是罕見的。
根據本發明，在外延硅和氧化隔離層之間提供一陡的界面，界面的圖示說明與已有技術的對照，如圖3所示。圖中垂直軸表明摻雜物的濃度，橫軸表明基片結構的深度，該深度從外延層的頂部表面開始測量。尤其是水平線38表示了外延層的摻雜濃度，大約是每立方厘米1016個原子。例如，外延層是1.5微米厚。垂直線40表示渡越區的界面。水平線42表示重摻雜的N+層，其適用于選擇陽極化目的，它是由用每立方厘米1×1018到1×1019個原子非常高濃度下進行摻雜。重要的是根據下面要詳細說明的本發明的步驟所獲得的實用界面摻雜物梯度之間的彎曲處44。最好，在外延層和隔離內層的渡越區不寬于幾百埃(angstroms)。
相反，虛線46作為至今所用的工藝技術的結果，說明了靠近界面的外延層摻雜濃度的不均勻性。曲線46是生成外延層和氧化物內層期間自動摻雜和上擴散過程中不希望有的特性曲線，它產生了一渡越區，例如其寬度在2500～5000埃之間。
圖4-10依次說明的本發明的工藝步驟，用以制造高清晰的外延和氧化物內層的界面。首先參見圖4，半導體結構首先開始的是對一N型硅基片48摻雜，例如磷摻雜，其用具有大約2～4歐姆-厘米電阻率的磷，磷的濃度是大約每立方厘米硅中1015個原子，然后N+內層50在基片48上生成。內層50外延生長，而不是擴散或注入，所以它具有均勻的截面摻雜濃度。例如，可用濃度為每立方厘米1018到1019個原子的砷提供內層50的重摻雜。N+內層50的厚度并不是臨界值，可根據應用的需要選擇。例如，厚度可以大約在0.25～2.0微米之間。
N型外延層54是接著在N+內層50上生長出來，外延層54是通過摻雜濃度例如，用砷，由通常的反應器(reactors)產生每立方厘米1×1015到1×1016個原子來進行外延生長，這樣砷摻雜物的截面濃度是均勻的。外延層54是被分隔和隔離以構成隔離的半導體區域槽。
接著外延54的頂部表面用常用的方法除去界面間或本身形成的氧化淀積物。例如，由于暴露在普通環境中而產生的氧化沉積物。在外延層表面56上先后沉積材料層以前去除任何自身氧化物可以防止由靠近暴露的邊緣的硅氧化而生成“鳥嘴狀”(birds beak)或啄狀(birds head)。這些缺陷特別對于以后的開槽和基片的氧化作用影響較大。接著，氮化硅(Si3N4)薄層58沉積在外延層54上以在外延層材料54的表面提供一氧化層掩膜。最后用四乙基硅酸鹽(TEOS)通過低壓化學汽相沉積(LPCVD)工藝，在氮化硅58上沉積一層氧化物層60。
在半導體結構上用常用的等離子體或活性離子蝕刻法蝕刻出槽62，如圖5所示。槽62通過層狀半導體結構延伸到基片48，為了節省橫向基片空間并提供高密度雙極型器件，槽62可蝕刻至寬度為1微米或更小，槽62具有側壁64和66，與槽底部68成80°到85°角以消除在以后的氧化物回填時產生空隙。
如圖6所示，把開槽的結構浸在重量比為大約10%～49%的氫氟酸溶液的陽極氧化液72中，作陽極氧化處理，并且，一電勢(圖中沒畫出)加在該結構的每一面的溶液72上，結果，電流從該結構的頂面經N+內層50流向基片48的底部。因為N+重摻雜內層50具有低的電阻，它提供了集中的電流通路，如圖中前頭74所示。開槽和陽極氧化處理技術在與本申請同時遞交的題為“用陽極化硅內層的開槽和氧化形成的半導體隔離”中詳細討論了。(代理人文件號T I-10399)，已轉讓給與本案同一個受讓人，可作此案參考。
正如申請(代理人文件號T I-10399)所描述的陽極氧化作用首先在重摻雜材料上，輕摻雜的材料被較小程度地蝕刻。因為這個原因，從整個外延層54來看N+內層50的摻雜濃度是均勻的這一點應該是很好的。但在外延層某點上，其到外延層的濃度在幾百埃的范圍內急劇變化。由于摻雜濃度引起的電阻率的不同值促進了島區54下部和旁邊的整個N+層的完全變換，產生了消除的制造物的突變界面。為此，應避免延長和升高處理溫度，以防止N+摻雜向外延界面的擴散，或者N+摻雜進入外延層54，在均勻摻雜N+層上的均勻摻雜外延層54的濃度以及低溫高壓氧化工藝，將在下面詳細討論，以保證在外延材料54和N+內層50間的界面保持陡的和高度限定。
N+內層50的陽極氧化使N+材料變成包含有微孔76的多孔的內層，其取向排列為電流流向。在施加的陽極氧化工藝所需的電流密度達到足夠的時間以使在內層50中產生了多孔結構達到50%～60%時，陽極化工藝結束。
陽極氧化半導體結構工藝結束后，基片在低溫條件下用氧預處理，然后在10%氫氟酸溶液中打毛，打毛結束后，在蒸氣氣氛中基片被加熱處理其溫度漸漸上升到800～900℃。
然后多孔硅內層50通過高壓和低溫的氧化工藝完全轉變成隔離的二氧化硅。這一工藝使多孔內層50很快轉變成二氧化硅而不發生摻雜物的再分布。因此，如上所述內層50的氧化作用使內膜應力和摻雜物再分布減至最小。在最佳實施例中，壓力可以是5～25個大氣壓，例如10個大氣壓;溫度低于900℃，例如850℃，反應的時間很快，它取決于所用的溫度和壓力。
圖7說明了內層50在高溫氧化作用后的結構。在氧化作用步驟中，暴露在外的外延層58的橫向邊界被氧化，而留下二氧化硅邊緣77和78。此外，基片48和槽54的一部分在高壓氧化工藝過程中被消耗而轉變成熱二氧化硅區80，該區80較之于陽極化的氧化物內層50來說是一整體氧化物密度，其作用就象一阻擋層，防止雜質摻雜物進入基片48，值得注意的是氧化物區域80是高質量氧化物，給外延層54提供了高度限制的優良的接觸面。
為了保證多孔內層50的完全氧化，以及減輕內層50中的二氧化硅的回流壓力，基片可短時間內承受高于970℃溫度。
然后該結構的上部表面被抗蝕平面化處理，如圖8所示。在該平面化處理過程中，槽62用氧化物82重新填充，該氧化物同樣覆蓋結構表面，如同氧化物重新填充一樣，是在槽上形成了交點84(cusp)，常用的抗蝕層86被旋壓成型在共形的氧化物外層82上，因為抗蝕層86不是共形的，因此用它填充在交點84上，在抗蝕層86的表面上不會留下不規則形狀。根據抗蝕技術，選定的抗蝕層具有和共形氧化物82的同樣的蝕刻率。當半導體結構被蝕刻時，平面的蝕刻界面通過抗蝕層86和共形氧化物82移動，因此消除了交點84。
在平面化處理后，半導體基片如圖9所示，通過磨光該結構并把該結構的截面區域用稀釋的氫氟酸溶液處理。
接著去掉氮化硅層58，如圖10所示，這樣改進的半導體結構制備好，接著根據現有已知技術的一系列處理方法，制備雙極型器件的橫向結構。
所有圖沒有按比例畫。深而窄的槽允許外延槽54有較接近的間隔，這樣就形成了高密度的雙極型電路。由于外延槽54完全用二氧化硅82隔離，其寄生電路電容減小，因此提高了雙極型器件的開關速度。最后，重要的是，島區54沒有被缺陷的形成所降低，這個特征使雙極型器件的發射極與集電極區域均勻橫向擴散，形成固定寬度的基區，以獲得高增益器件。
盡管本發明描述和說明的具有一定特殊性，可以理解到本發明是用具體的例子對發明作了揭示。因此，凡不違背權利要求
所述的本發明的精神和范圍的多種步驟組合和安排，對于本專業領域的技術人員來說是顯而易見的。
權利要求
1.一種制造硅半導體結構的方法，包括下列各步驟；在基片上生成可進行選擇的可陽極氧化的材料層；在上述可進行陽極氧化層上生成一外延層；陽極氧化處理可陽極氧化層以生成多孔材料；通過將該結構處在高壓和低溫氧化處理環境下進行氧化處理上述的多孔材料，使上述的多孔層在雜質擴散進入外延層之前氧化處理。
2.如權利要求
1所述的方法，其特征在于所述的氧化處理的溫度低于900℃。
3.如權利要求
1所述的方法，其特征在于所述的氧化處理溫度大約是850℃。
4.如權利要求
1所述的方法，其特征在于所述的壓力是5到25個大氣壓。
5.如權利要求
1所述的方法，其特征在于所述的壓力是10個大氣壓。
6.如權利要求
1所述的方法，其特征在于所述的可陽極氧化層是被用基本上均勻濃度的雜質沉積。
7.一種制造半導體結構的方法，包括下列步驟;在一N型硅基片上外延生長一層重摻雜N+半導體材料層;在所述的重摻雜N+層上外延生長一輕摻雜濃度的N-層;從上述的輕摻雜N-層的表面到上述的基片通過上述外延層開槽;陽極氧化處理上述的重摻雜N+層，從而生成一多孔的半導體材料層;在低于900℃的溫度大于5個大氣壓的條件下氧化處理上述的半導體材料的多孔層，從而生成二氧化硅的復合層;用隔離氧化物填充上述槽。
8.如權利要求
7所述的方法，其特征在于上述氧化作用的溫度丈大約是850℃。
9.如權利要求
7所述的方法，其特征在于上述的壓力保持在5到25個大氣壓之間。
10.如權利要求
7所述的方法，其特征進一步包括在陽極化處理之前預先蝕刻有槽的側壁和底部。
11.如權利要求
10所述的方法，其特征在于上述的預蝕刻處理包括在給陽極氧化處理溶液通電前先把基片在陽極化溶液中浸沒一段時間。
12.如權利要求
7所述的方法，其特征進一步包括在上述的輕摻雜N-層上生成一氮化硅層。
13.一種具有隔離島區的半導體結構，包括在所述內層四周和上面的具有預定摻雜濃度的外延硅島區;在上述的二氧化硅隔離內層和上述外延層之間的具有摻雜渡越區厚度小于幾百埃的邊界區域。
14.如權利要求
13所述的半導體結構，其特征在于上述的邊界區域的摻雜濃度是每立方厘米1016個原子到每立方厘米1018或1019個原子。
15.如權利要求
13所述的半導體結構，其特征在于上述的渡越區厚度小于1500埃。
16.如權利要求
13所述的半導體結構，其特征在于上述的渡越區厚度小于500埃。
專利摘要
一種半導體結構在半導體島區(54)和隔離內層(50)之間具有渡越厚度小于1500埃的高清晰度界面。為了生成這種結構，在復合外延層(54)和N
文檔編號H01L21/316GK86107669SQ86107669
公開日1987年7月15日 申請日期1986年12月4日
發明者埃爾頓·杰·佐倫斯基, 大衛·彼·斯布萊特 申請人:得克薩斯儀器公司導出引文BiBTeX, EndNote, RefMan