具有低阻薄層襯底結構的高壓硅管的制作方法

專利名稱：具有低阻薄層襯底結構的高壓硅管的制作方法
技術領域：
本發明是關于高壓半導體硅管(包括高壓硅二極管、高壓硅晶體管、高壓硅晶閘管)及其制造方法的發明。
本發明屬于半導體器件技術領域。
現有的高壓半導體硅管一般是在具有雙層結構的硅單晶襯底上制成的，上層為高阻層，起支撐電壓的作用;下層是低阻層，起減小導通電阻的作用。管芯制作在高阻層上。低阻層的導電類型與高阻層的導電類型可以是同型的，也可以是反型的。同型的雙層襯底結構為N-/N+，P-/P+形式;反型的雙層襯底結構為N-/P+，P-/N+形式。低阻層可以是單層的，也可以是雙層的。雙層低阻層的上層是具有過度性質的亞低阻薄層，雙層低阻層的下層是電阻率比亞低阻層更低的低阻層，導電類型與亞低阻層反型。具有雙層低阻層的襯底結構為N-/N/P+，P-/P/N+，N-/P/N+，P-/N/P+形式。我們把亞低阻層和低阻層統稱為低阻層。雙層結構的硅單晶襯底一般采用兩種方法制成。一種是采用外延工藝，在低阻硅單晶片上生長高阻外延層，外延層的厚度隨額定擊穿電壓增高而增加。另一種是采用擴散工藝，對高阻硅單晶片進行長時間的高溫摻雜擴散，兩面形成低阻層，磨去一面。1987年日本專利J62221-122A公布了一種新方法，把兩片硅單晶片直接密接在一起，經過高溫處理形成一體，制成雙層結構襯底。以上三種方法不僅工藝復雜，成本高，而且質量不易保證。襯底制備是各類高壓硅管制作中普遍遇到的難題。用上述方法制成的襯底低阻層一般都比較厚(在幾十微米以上)。以上幾種方法的共同特點是先制成具有雙層結構的襯底，然后在雙層結構的襯底上制作管芯。管芯工藝要經過相當長時間的高溫，使襯底下部低阻層的雜質往上擴散，一般可以擴散幾個微米。
本發明人曾提供過一種新的制造方法，不用外延片，直接在高阻硅單晶片上制造管芯，再通過芯片減薄和薄片加工，減少高阻層的厚度，從而降低了晶體管的導通電阻，省去了低阻層，將雙層結構改為單層結構襯底。由于是把帶有管芯的硅單晶片同底托片粘接成復合片，對復合片進行加工，因而可以把襯底做得很薄，由傳統的200至300微米，降到30至150微米。這種方法可以提高晶體管的高壓性能，降低成本。為此，本發明人已申報兩項中國專利-“高壓垂直擴散場效應管及其制法”(專利申請號88106151.4)和“具有單層襯底結構的高壓晶體管”(專利申請號88213133.8)。這種制造方法雖然有其獨特的優點，但仍存在著工藝較繁，成品率不夠高(尤其在高阻層襯底減薄后，再與第二個底托片粘接加工時，容易碎片)等不足。而且所制成的單層襯底晶體管，由于沒有低阻層，在高阻層與外接金屬層之間的接觸電阻偏大。
本發明是針對本發明人上述發明的不足所做的進一步改進。
本發明的目的在于通過對具有單層襯底結構的高壓半導體硅管及其制造方法的改進，提供一種新的制造高壓半導體硅管的工藝方法，通過背面摻雜工藝(可以采用離子注入方式或合金化方式)，在高阻層襯底底部形成一個低阻薄層，使得低阻層與外接金屬層之間的接觸電阻大大減小。而且，整個的制造工藝更為簡化。對于具有反型低阻層和雙層低阻層的襯底結構，如N-/P+，P-/N+，N-/N/P+，P-/P/N+，N-/P/N+，P-/N/P+等形式，襯底下部形成PN結，在PN結正向通導時，會有大量少數載流子注入高阻區，從而顯著地降低了導通電阻。使高壓硅管具有背面電導調制的功能。
為了便于說明，先對附圖加以介紹，然后結合附圖對本發明作具體介紹。


(以VDMOS晶體管為例)圖1，在帶有管芯的硅單晶片的正面各個管芯之間，鋸出劃片槽。
1帶有管芯的硅單晶片，正面向上。
I圖1的局部放大圖。
2劃片槽3N+擴散區4P型擴散區5柵氧6多晶硅7柵電極8源電極
9高阻硅單晶襯底圖2，粘成復合片。
10粘接劑(如光刻膠等)11底托片(如雙面磨片的厚硅片)12粘接劑(如白蠟等)13貼片盤圖3，研磨減薄，拋光。
17芯片圖4、離子注入摻雜。
14低阻薄層-本圖是由離子注入摻雜形成的低阻薄層(本發明也可以指背面合金化時摻雜形成的低阻薄層)。
圖5，淀積金屬。
15淀積形成的金屬層(即成品的漏電極)圖6，具有低阻薄層襯底結構的高壓硅管(此處為VDMOS晶體管)。
圖7，具有單層襯底結構的高壓硅管(此處為VDMOS晶體管)。
圖8，傳統的高壓硅管(此處為VDMOS晶體管)。
16襯底的低阻厚層下面以VDMOS晶體管為例，結合附圖對本發明提供的制造方法和制成的具有低阻薄層襯底結構的高壓硅管加以說明。
本發明制造方法的工藝過程為1、采用常規工藝，以高阻硅單晶片為襯底制作高壓管芯，制成帶有管芯的硅單晶片1。
2、劃片(見圖1)。在帶有管芯的硅單晶片1的正面各個管芯之間，劃出劃片槽2，槽深度D相當于研磨減薄后芯片的厚度，因而不會劃透將管芯分離。D根據不同管型的耐壓要求確定D＝d1+d2+d3。d1是所用的高阻襯底在額定電壓下PN結勢壘的寬度，d2為拋光的去除厚度，若不拋光，則d2為研磨造成的損傷層厚度，d3是加工余量。
3、粘接復合片(見圖2)。將鋸好劃片槽2的硅單晶片1的正面，用粘接劑10與底托片11粘接在一起，形成復合片，再用粘接劑12將底托片11與貼片盤13粘接起來。
4、研磨、拋光(見圖3)。對硅單晶片1的背面進行研磨，一般會使劃片槽2顯露，各個管芯互相分開，形成許多小芯片17(各個芯片17與底托片11仍粘在一起)。然后對各個芯片17的背面進行拋光，除去研磨時產生的損傷層。對于同型注入，為簡化工藝，也可以不拋光。
5、背面摻雜。本例是采用離子注入方式(見圖4)。對拋光后的芯片17的高阻襯底9的背面進行離子注入摻雜，形成離子注入摻雜薄層14，其厚度一般小于2微米。目前，生產型的離子注入機，其注入能量較低，因此注入射程較淺，一般小于2微米。若使用科研用的高能加速器進行離子注入，其射程可以超過2微米，能達到5-10微米，甚至更深。相應于不同類型的高壓硅管，用于離子注入的雜質源可以是單一型的(施主雜質或受主雜質)，也可以是復合式的(施主雜質和受主雜質都用)。注入方式可以是同型注入(即注入雜質類型同原高阻襯底導電類型相同)，也可以是反型注入(即注入雜質類型與原高阻襯底導電類型相反)。反型注入在芯片17的高阻襯底9與低阻薄層14的界面上形成PN結，使制成的高壓管在導通時有大量的載流子從低阻薄層14注入高阻襯底9，產生電導調制效應，大大降低導通電阻。采用復合式注入，在低阻層與亞低阻層的界面上形成PN結，使制成的高壓管在導通時同樣具有電導調制效應。在注入過程中，注入能量可以是恒定的，也可以是變化的(例如取階梯形式)。在每個層次上的注入劑量一般為1×1015/cm2至1×1016/cm2。根據管子參數要求，注入劑量也可以大些或小些。根據注入的雜質類型、注入能量和注入劑量的不同，低阻薄層14可以是單層的，如N+型、P+型，也可以是雙層的，如N/P+型、P/N+型等。由于離子注入在管芯工藝基本完成之后進行的，為了不影響管芯中的鋁布線和鋁電極，不能采用通常的高溫退火(800℃以上)，而要采用低溫退火(430-560℃)。退火可使注入雜質激活，形成低阻薄層14。低阻退火可在合金化過程中同時進行。由于退火溫度低，雜質的擴散系數小，退火所時間也不長，一般取10-20分鐘，使得在退火過程中，雜質的擴散很小。因而在退火以后，管芯襯底的低阻薄層14的厚度基本上就是退火之前離子注入摻雜薄層的厚度。一般情況下，這個厚度小于2微米。
6、淀積金屬和合金化(見圖5)。將復合片清洗后，放入濺射臺或蒸發臺，在離子注入摻雜薄層14的上面淀積金屬(如鋁)，厚度為0.8至1.2微米，形成淀積金屬層15。再對復合片進行合金化，溫度為430-560℃之間，時間10-30分鐘，通氧流量為5-20升/分。在合金化過程中，離子注入摻雜薄層14也進行了低溫退火，形成低阻薄層14;粘接劑10受熱分解并與氧氣作用氣化，使各個芯片17同底托片11分離。
7、將每個芯片17按常規工藝進行粘接、鍵合、封管，即可制成具有低阻薄層的襯底結構的高壓半導體硅管(見圖6)。
背面摻雜的方法除了采用對芯片17的背面進行離子注入的方法以外，還可采用有足量施主或受主雜質的金屬與芯片背面進行合金，在芯片背面合金化時對芯片17的高阻襯底9的背面進行摻雜。如對高阻襯底為N-型的芯片17，可用金銻合金作為背面合金化的金屬;對高阻襯底為P-型的芯片17，可用金硼鎵合金作為背面合金化的金屬。
從結構上看，具有低阻薄層的襯底結構的高壓半導體硅管，與傳統高壓半導體硅管(見圖8)相比，均屬雙層結構襯底。其主要區別在于以低阻薄層14代替了低阻厚層16;與具有單層襯底結構的高壓半導體硅管(見圖7)相比，其主要區別在于在高阻襯底9與淀積金屬層15之間增加了低阻薄層14。
本發明與傳統工藝方法的區別在于傳統方法是先制成具有雙層結構的襯底，然后在雙層結構的襯底上制作管芯。本發明是先在單一高阻襯底上制作管芯，然后通過復合片減薄工藝和背面摻雜，使襯底形成雙層結構。
從工藝方法上講，本發明提供的制造方法(以下簡稱新方法)與“高壓垂直擴散場效應管及其制法”及“具有單層襯底結構的高壓晶體管”所提供的制造方法(以下簡稱原方法)相比，主要有以下改進和區別1、對于需要淀積金屬層15的情況，原方法在加工中要兩次采用底托片粘接，新方法只用一次，簡化了工藝，避免了原方法第二次粘接底托片過程中碎片率較高的損失。
2、工藝流程順序改變，突出區別在于原方法是先研磨后劃片，新方法是先劃片后研磨。
3、新方法可以用離子注入等方法進行背面摻雜形成低阻薄層，原方法則沒有。
4、原方法只能制造具有單層襯底結構的高壓半導體硅管，新方法則可以制造具有低阻薄層的雙層襯底結構的高壓硅管，其中包括具有單一反型低阻薄層的襯底結構如N-/P+，P-/N+形式，也包括有具有雙層低阻薄層的襯底結構如N-/N/P+，P-/P/N+，N-/P/N+，P-/N/P+形式。這兩種結構都使襯底下部形成PN結，產生電導調制效應。因此，新方法可以制造具有新功能的新型結構的高壓半導體硅管。
5、原方法僅用于制造高壓硅晶體管。新方法不僅可以制造高壓硅晶體管，也可以制造高壓硅二極管和高壓硅晶閘管等。
下面介紹3個實施例。
例1，制造耐壓600伏垂直雙擴散MOS(VDMOS)晶體管。
以<100>晶向18歐姆·厘米的高阻N-硅單晶片為襯底，按前面所述的制造工序進行。需要具體說明的地方是1、鋸槽深度為110微米。
2、拋光去除厚度為50微米。
3、注入摻雜源為磷，注入能量取30K電子伏，60K電子伏兩個階梯，每個能量階梯的注入劑量為1×1016/厘米2。
例2，制造耐壓為600伏的MOS控制晶閘管(MCT)。
以<100>晶向30歐姆·厘米的高阻N-硅單晶片為襯底，按前面所述的制造工序進行。需要具體說明的是1、鋸槽深度為130微米。
2、拋光去除厚度為50微米。
3、注入雜質源有兩種，一種是硼，一種是磷。硼的注入能量取階梯形式。即取300K電子伏，250K電子伏，200K電子伏，150K電子伏，100K電子伏，50K電子伏，25K電子伏等共七個能量階梯，每個階梯的注入劑量為1×1015/厘米2。磷的注入劑量取30K電子伏，50K電子伏，100K電子伏和150K電子伏四個臺階，每個能量臺階的注入劑量為1×1016/厘米2。
例3，制造耐壓為1000伏的二極管。
以<111>晶向27歐姆·厘米的高阻N-硅單晶片為襯底，工序基本同例1，不同之處在于，鋸槽深度為160微米。
本發明的優點是工藝簡單，成品合格率大大提高，制作成本降低;雙層結構是在管芯工藝基本完成以后，在低溫過程中形成的，因而減少了由于長時間高溫產生的晶格缺陷，制成的高壓硅管電學性能好;工藝靈活，通過改變注入雜質源，注入劑量和注入能量，具有電導調制等功能。
權利要求
1.一種高壓硅管的制造方法，以高阻硅單晶片為襯底用常規工藝制造管芯，然后將帶有管芯的硅單晶片1與底托片11用粘接劑10粘接在一起形成復合片，對復合片進行加工，將硅單晶片1背面減薄和加工，其特征在于a、在同底托片11粘接形成復合片之前，先在帶有管芯的硅單晶片1的正面各個管芯之間劃出劃片槽2；b、帶有管芯的硅單晶片1背面研磨減薄后，對芯片17的高阻襯底9的背面進行摻雜。
2.如權利要求1所述的制造方法，其特征在于芯片17的高阻襯底9的背面摻雜方法是離子注入法。
3.如權利要求1所述的制造方法，其特征在于芯片17的高阻襯底9的背面摻雜方法是采用含有足量施主或受主雜質的金屬同芯片背面合金化法。
4.如權利要求1所述的制造方法，其特征在于帶有管芯的硅單晶片1背面研磨減薄后，對芯片17的高阻襯底9的背面進行表面拋光，然后再進行摻雜。
5.如權利要求1、2所述的制造方法，其特征在于離子注入摻雜后采用低溫退火(430-560℃)。
6.如權利要求1、2所述的制造方法，其特征在于離子注入的雜質源是復合式的(施主雜質和受主雜質都用)。
7.如權利要求1、2所述的制造方法，其特征在于離子注入摻雜的能量是變化的。
8.如權利要求1、2所述的制造方法，其特征在于離子注入采用反型注入(即注入摻雜與原高阻襯底導電類型相反)。
9.如權利要求1所述的制造方法，其特征在于劃片槽的深度D根據不同管型的耐壓要求確定D＝d1+d2+d3，d1是所用的高阻襯底在額定電壓下PN結勢壘的寬度，d2為拋光的去除厚度，d3是加工余量。若不拋光，則d2為研磨減薄造成的損傷層厚度。
10.一種采用上述制造方法制造的高壓半導體硅管，包括高壓硅二極管，高壓硅晶體管，高壓硅晶閘管，其特征在于管芯襯底的低阻薄層14的厚度小于2微米。
11.如權利要求10所述的高壓半導體硅管，其特征在于低阻薄層14是雙層的。
12.如權利要求10所述的高壓半導體硅管，其特征在于襯底高阻層9與低阻薄層14的導電類型相反。
全文摘要
一種對具有單層襯底結構的高壓半導體硅管制造方法的改進，通過背面摻雜等工藝，在襯底高阻層背面形成低阻薄層，有效地減小了接觸電阻，增加了功能，簡化了工藝，減少了加工中的碎片率，制成一種具有低阻薄層襯底結構的新型高壓半導體硅管。
文檔編號H01L21/24GK1047758SQ8910353
公開日1990年12月12日 申請日期1989年6月2日 優先權日1989年6月2日
發明者李恩敏 申請人:北京市半導體器件研究所