專利名稱:拋光法u形槽隔離技術的制作方法
本發明是拋光法U形槽隔離技術，屬于集成電路中元件間隔離層制造技術的改進。
集成電路中元件間的隔離曾普遍采用P-N結隔離。這種方法的基區與隔離槽之間必須留下很大的間距，使元件的面積不能縮小，集成度難以提高。后來發展的選擇氧化等平面隔離技術，采用介質隔離，基區與發射區可以緊靠隔離槽，減小了元件尺寸，提高了集成電路的集成度和開關速度。但選擇氧化隔離方法，存在“鳥咀”(birds beak)，且絕緣電壓不高，限止了元件尺寸的進一步減小。隨著集成電路向高速和超大規模的方向發展以及新工藝手段(例如離子注入和干法腐蝕)的使用，多種取代選擇氧化的隔離方法相繼出現。例如，1983年8月和9月的日本“電子材料”雜志“特許案內”欄(見日本“電子材料”，1983，№8，pp 106-107及№9 pp 114-115)介紹了關于隔離技術的日本專利共33件。這些專利技術或采用不同手段改進選擇氧化方法，或采用V形或U形槽隔離，填充二氧化硅或多晶硅的方法以及選擇外延生長方法等。但這些方法由于工藝復雜，在實用化方面都碰到一些困難。在實用上較成功的有U形槽隔離技術。1981年在東京舉行的第十三次國際固體器件會議上，Yoichi Tamaki等人提出了這一技術(見Jap J.A.P，V21，Supp 21-1，pp 37-40，1982;Jaurnal of Elec Eng，V19 №188，pp 36-39，1982)。這一技術是采用反應離子刻蝕刻出的隔離槽，用二氧化硅或多晶硅填槽，最后用反應離子刻蝕削平表面。該技術采用反應離子刻槽，隔離槽尺寸可小于2μm，由于沒有橫向腐蝕，隔離槽可以做得陡，而且穿過外延層和隱埋層，直達襯底，因而隔離性能好，擊穿電壓高。整個隔離工藝都在小于1000℃下完成，埋層向上擴散小，減少了一次光刻。另外，采用介質隔離，隔離結電容小。但是，該技術用反應離子刻蝕削平表面，工藝要求高，磨削速度和表面平整度較難控制，而表面平整在集成電路制造工藝中極為重要。且反應離子刻蝕設備復雜，生產成本較高。
本發明的目的是在U形槽隔離技術中，用機械或化學機械拋光方法取代反應離子刻蝕方法來削平表面。機械或化學機械拋光方法磨削表面，拋光過程容易控制，成本低，適合大規模生產。
在同樣的拋光條件下，多晶硅的拋光速率比二氧化硅或氮化硅快五十倍以上。本發明是基于這一原理而設計的。本發明的工藝過程是1.在集成電路隔離工藝中，首先光刻，腐蝕隔離槽。隔離槽腐蝕深度應穿過外延層和隱埋層，直達襯底。
2.在隔離槽和表面用化學氣相沉積(CVD)或低壓化學氣相沉積(LPCVD)方法生長厚度為0.2-1.2μm的二氧化硅或氮化硅。也可以生長二氧化硅和氮化硅膜系。
3.用CVD或LPCVD方法生長多晶硅填充隔離槽。
4.用機械或化學機械拋光方法拋光表面。拋光條件視拋光微粉或拋光液不同而改變。如采用獲1984年國家發明三等獎的B型(四甲基氫氧化銨)拋光液，則PH值為8-10，拋光壓力為1-2.5公斤/cm2，對多晶硅拋光速率為0.1-2μm/分。用其它硅片常用拋光工藝也可得到滿意的結果。
本發明的特征在于用機械或化學機械拋光多晶硅填充隔離槽后的硅片表面。在拋光時，首先拋去表面的多晶硅，當露出二氧化硅或氮化硅后，拋光速率明顯減慢，而殘留的多晶硅則很快被拋光去除，從而使拋光過程便于控制，表面平整度易于保證。
本發明的U形槽隔離技術，使用反應離子刻蝕法垂直加工刻出隔離槽及拋光方法削平表面，不必在反應離子刻蝕開深槽之前先用腐蝕液形成錐形，然后再刻深槽(見Jap J.A.P，V21，Supp 21-1，pp37-40，1982;Jaurnd of Elec Eny，V19 №188，pp36-39，1982)因而很容易制造小于2μm的隔離槽，拋光后表面不平整度小于2700
，最佳可不超過500
。本發明由于采用拋光方法，工藝簡單，便于控制，成本低廉，適合大規模生產，特別適用于我國現有生產條件。可廣泛應用于大規模集成電路生產工藝中，用于CMOS電路還可避免可控硅效應。
附圖1-3分別說明了本發明的三個實施方案。圖中〔1〕為襯底，一般為p-型，〔2〕是n+隱埋層，〔3〕是n型外延層，〔4〕是二氧化硅薄層，〔5〕是氮化硅，〔6〕是二氧化硅層，〔7〕是多晶硅，〔8〕是鋁，用作反應離子刻蝕保護層，〔9〕是光刻膠，作為腐蝕鋁的保護層，〔10〕為p+注入區。
附圖1表示的工藝流程是1.p-襯底〔1〕上先擴散或注入n+埋層〔2〕，生長外延層〔3〕，熱氧化得到二氧化硅層〔4〕，二氧化硅層厚800-1500
，蒸發5000-7000
鋁〔8〕，涂光刻膠〔9〕，光刻隔離槽孔(見圖1a)。
2.用反應離子刻蝕鋁，再用反應離子刻蝕腐蝕硅，腐蝕深度直到襯底，得到陡峭的隔離槽區，在隔離槽區離子注入硼〔10〕，以切斷隔離溝道漏電，見圖1b。反應離子刻蝕所用氣體是六氟化硫加氧氣。
3.去除鋁，槽壁熱氧化得二氧化硅層800-1500
〔4〕，CVD或LPCVD法相繼沉積0.1-0.3μm厚氮化硅〔5〕，0.2-1μm厚二氧化硅〔6〕和多晶硅〔7〕，多晶硅的厚度應填滿隔離槽，(見圖1c)。
4.用機械或化學機械拋光法拋光氧化層上的多晶硅，直到露出二氧化硅層〔6〕，用HF∶HNO3＝1∶99腐蝕液腐蝕槽內0.5-1μm多晶硅，除去氧化硅層〔6〕，用氮化硅〔5〕作掩膜對隔離槽內多晶硅作選擇氧化，最后腐蝕去表面氮化硅〔5〕，(見圖1d)。
附圖2表示的第二個實施方案的流程是1.p-襯底〔1〕上制備n+埋層〔2〕，n型外延層〔3〕，生長厚800-1500
的熱氧化層〔4〕，沉積0.1-0.2mm氮化硅〔5〕，0.2-1μm二氧化硅〔6〕，蒸發5000-7000
鋁〔8〕，涂光刻膠〔9〕，光刻隔離槽孔(圖2a)。
2.用反應離子刻蝕腐蝕鋁，以鋁為掩膜再用反應離子刻蝕腐蝕硅，腐蝕深度直到襯底，得到隔離槽區，在隔離槽區離子注入硼〔10〕，以切斷隔離溝道漏電(圖2b)。
3.去除鋁，槽壁熱氧化，氧化層厚2000-5000
，用CVD或LPCVD法填充多晶硅〔7〕，直到填滿隔離槽，(圖2c)。
4.拋光表面多晶硅〔7〕，直到露出二氧化硅層〔6〕用HF∶HNO3＝1∶99腐蝕槽內0.5-1μm多晶硅，除去氧化層〔6〕，以氮化硅〔5〕作掩膜，對槽內多晶硅作選擇氧化，最后去除氮化硅〔5〕，(圖2d)。
附圖3表示的第三個實施方案，當隔離槽很窄時如小于2μm時只要用氧化硅或氮化硅作拋光的阻擋層。其工藝流程是1.在制備埋層和外延層后，再熱氧化-薄層，厚度為800-1500
，蒸鋁5000-7000
，光刻隔離槽，干法腐蝕鋁和硅直達襯底槽內，注硼，以切斷隔離溝道漏電(圖3a)
2.去除鋁〔8〕，熱氧化800-2500
，沉積二氧化硅5000-9000
〔6〕或沉積1000
-3000
的Si3N4，沉積多晶硅〔7〕直到填滿隔離槽(圖3b)。
3.拋光表面多晶硅〔7〕，直到露出二氧化硅層〔6〕，用HF∶HNO3＝1∶99腐蝕槽內0.5-1μm多晶硅，對槽內多晶硅作選擇氧化(圖3c)以上實施方案中，每一個工藝過程之間當然都應進行必要的清洗。
權利要求
1.本發明是U形槽隔離技術，屬于集成電路中元件間隔離層制造技術的改進。它包括反應離子刻蝕腐蝕隔離槽，用多晶硅填槽，削平槽外表面多晶硅。本發明的特征是用機械或化學機械拋光方法拋光槽外表面多晶硅。
2.如權利要求
1所述U形槽隔離技術，其特征是化學機械拋光用的拋光液為B型拋光液四甲基氫氧化銨，PH8-10，拋光時壓力1-2.5公斤/cm2，對多晶硅的拋光速率為0.1-2μm/分。
專利摘要
本發明是拋光法U形槽隔離技術，屬于集成電路元件間隔離層制造技術的改進。它采用反應離子刻蝕腐蝕隔離槽，然后用多晶硅填槽。本發明用化學或化學機械拋光法代替反應離子刻蝕來拋光削平表面多晶硅。使隔離工藝簡單，便于控制，成本低，隔離區尺寸小而表面平整度好、適于大規模生產，特別適合我國現在生產條件。
文檔編號H01L21/76GK86100527SQ86100527
公開日1987年9月23日 申請日期1986年3月14日
發明者徐元森, 陳明琪, 吳佛春, 曹樹洪, 嚴金龍, 陸錦蘭, 何德淇, 謝明綱, 周弼蕓 申請人:中國科學院上海冶金研究所導出引文BiBTeX, EndNote, RefMan