一種新型射頻芯片測試結構、制備方法及其應用與流程

本發明涉及芯片測試結構，特別涉及一種新型射頻芯片測試結構、制備方法及其應用。

背景技術：

1、pcb測試基板也稱為印刷電路板基材，目前射頻行業的測試基板均為pcb基板，通過在環氧樹脂等基板上覆銅并印制線路，芯片檢測時將芯片置于其上并通過探針（一般包括gsg探針、gs探針、sg探針等）去扎露出來的管腳，實現導通測試；但是傳統pcb測試基板存在的缺陷在于：

2、a、金屬層采用覆銅箔或電鍍銅的方式，厚度較厚，一般在十幾微米或以上，基于銅的材質以及厚度，整個金屬層比較硬，對探針的磨損嚴重，探針一般使用半年左右需要進行更換，使用壽命極短；同時，pcb測試基板精度低，線縫達不到要求，目前常規精度pcb測試基板中線寬線距要求最小達到75um，無法應用于最新超小管腳pitch的模組集成芯片測試；

3、b、目前主流的解決方式是使用高精度pcb測試板，并輔以鍍金軟化表面，但是這種高精度的pcb測試基板的成本很高，一般每平方厘米成本不少于150元。

4、本申請從金屬層出發，結合結構及工藝，研制了一種新型射頻芯片測試結構、制備方法及其應用，以解決現有技術中存在的問題。

技術實現思路

1、本發明目的是：提供一種新型射頻芯片測試結構、制備方法及其應用，以解決現有技術中pcb測試基板在應用過程中對探針磨損嚴重的問題，并進一步克服pcb測試基板無法對更小管腳間距的芯片進行測試的問題。

2、本發明的技術方案是：一種新型射頻芯片測試結構，包括襯底、金屬層及鈍化層；

3、所述金屬層至少設置一層，所述金屬層采用鋁，每層所述金屬層的厚度為1-5um；

4、所述鈍化層形成于每層所述金屬層上，所述鈍化層與所述金屬層對齊的局部區域經剝離或刻蝕形成缺口，使相鄰所述金屬層導通，并在頂層形成檢測位，使所述金屬層外露；

5、構造形成的電路檢測單元包括管腳連接部、扎針部，以及傳輸部；所述管腳連接部用于與待測芯片的管腳連接，所述扎針部供探針扎入并導通；所述傳輸部連通所述管腳連接部及扎針部，并構造為阻抗線，目標特征阻抗為50ohm。

6、優選的，相鄰所述管腳連接部之間的最小間距小于15um。

7、優選的，所述襯底采用介電常數為各向同性的材料。

8、優選的，所述襯底與金屬層之間還形成有鈍化層，直接形成于襯底上的鈍化層用于調節襯底的介電常數；

9、形成于所述金屬層上的鈍化層的厚度為0.5-3um。

10、優選的，所述金屬層采用鈦打底，所述鈦的厚度為5-100nm。

11、優選的，所述鈍化層采用氮化硅、二氧化硅中的任意一種；和/或，

12、所述襯底采用高阻硅、玻璃基板中的任意一種。

13、優選的，所述傳輸部的目標特征阻抗為50ohm，在襯底恒定的相對介電常數下，所述傳輸部的線寬與線縫呈正相關；

14、在所述傳輸部恒定的線寬條件下，所述襯底的介電常數與所述傳輸部線縫的大小呈正相關。

15、本發明還公開了一種新型射頻芯片測試結構的制備方法，所述制備方法如下：

16、s1、選擇襯底，襯底材料采用高阻硅、玻璃基板中的任意一種；

17、s2、采用濺射或蒸鍍工藝在襯底上形成1-5um的金屬基底，并結合剝離或刻蝕工藝在使金屬基底形成具有圖形樣貌的金屬層；

18、s3、采用濺射或蒸鍍工藝并結合剝離或刻蝕工藝在金屬層表面形成具有圖形樣貌的鈍化層，鈍化層采用氮化硅、二氧化硅中的任意一種。

19、優選的，步驟s1執行完成后，先在所述襯底上濺射或蒸鍍形成鈍化層，直接形成于所述襯底上的鈍化層用于調節襯底的介電常數。

20、本發明進一步公開了一種新型射頻芯片測試結構在芯片檢測中的應用。

21、與現有技術相比，本發明的優點是：

22、（1）本發明應用于芯片的檢測，結合半導體的制備工藝，使得測試結構中金屬層厚度可控制在1-5um之間，并且金屬層采用鋁，結合金屬層薄、軟的特性，在測試過程中對探針的磨損小，探針的使用壽命更長。同時，金屬線寬的極限也和金屬層的厚度呈相關性，通過降低金屬層的厚度，使得搭配工藝制作形成更小線寬線距的金屬層成為可能。

23、（2）構造形成的電路檢測單元包括管腳連接部、扎針部，以及傳輸部，其中管腳連接部對精度要求最高，而本申請的測試結構基于制備工藝可以做到更窄的線寬和線縫，最窄可以到微米量級，可用于更小的管腳間距的芯片測試，相較于傳統pcb測試基板75um左右的線縫條件，具有更顯著的優勢；同時，傳輸部對最終的測試精度影響最大，通過控制傳輸部的目標特征阻抗，可以滿足最終的測試需求。

24、（3）金屬層采用鈦打底，可以改善金屬層的連接性，同時鈦的厚度控制在5-100nm之間，不會對整體金屬層的厚度產生過大的影響，仍然能夠使金屬層滿足薄軟特性。

25、（4）通過制備工藝形成的測試結構，整片結構的成本更低，以6寸晶圓為例，成本可控制到每平方厘米20元以內，結合其精度優勢，以及對探針的磨損更小，相較于傳統pcb測試基板具備顯著的優勢。

技術特征：

1.一種新型射頻芯片測試結構，其特征在于，包括襯底（1）、金屬層（2）及鈍化層（3）；

2.根據權利要求1所述的一種新型射頻芯片測試結構，其特征在于：相鄰所述管腳連接部（5）之間的最小間距小于15um。

3.根據權利要求2所述的一種新型射頻芯片測試結構，其特征在于：所述襯底（1）采用介電常數為各向同性的材料。

4.根據權利要求3所述的一種新型射頻芯片測試結構，其特征在于：所述襯底（1）與金屬層（2）之間還形成有鈍化層（3），直接形成于襯底（1）上的鈍化層（3）用于調節襯底（1）的介電常數；

5.根據權利要求1所述的一種新型射頻芯片測試結構，其特征在于：所述金屬層（2）采用鈦打底，所述鈦的厚度為5-100nm。

6.根據權利要求1所述的一種新型射頻芯片測試結構，其特征在于：所述鈍化層（3）采用氮化硅、二氧化硅中的任意一種；和/或，

7.根據權利要求2所述的一種新型射頻芯片測試結構，其特征在于：所述傳輸部（7）的目標特征阻抗為50ohm；

8.基于權利要求1-7任一項所述的一種新型射頻芯片測試結構的制備方法，其特征在于：所述制備方法如下：

9.根據權利要求8所述的一種新型射頻芯片測試結構的制備方法，其特征在于：步驟s1執行完成后，先在所述襯底上采用濺射或蒸鍍形成鈍化層，直接形成于所述襯底上的鈍化層用于調節襯底的介電常數。

10.如權利要求1-7任一項所述的一種新型射頻芯片測試結構在芯片檢測中的應用。

技術總結
本發明涉及芯片測試結構技術領域，特別涉及一種新型射頻芯片測試結構、制備方法及其應用，包括襯底、金屬層及鈍化層；金屬層至少設置一層，厚度為1?5um；鈍化層形成于每層所述金屬層上，鈍化層與金屬層對齊的局部區域經剝離或刻蝕形成留有缺口，使相鄰金屬層導通，并在頂層形成檢測位，使金屬層外露。本發明應用于芯片的檢測，測試結構中金屬層采用鋁制備形成，結合制備工藝，鋁制的金屬層可以做到比較薄、軟，在測試過程中對探針的磨損小，探針的使用壽命更長。同時整個測試結構的精度更高，可以做到更窄的線寬和線縫，最窄可以到微米量級，可用于更小的管腳間距的芯片測試；并且通過制備工藝形成的測試結構，整片結構的成本更低。

技術研發人員：柳世民
受保護的技術使用者：阿爾伯達（蘇州）科技有限公司
技術研發日：
技術公布日：2024/10/21