一種高散熱率芯片封裝結構的制作方法

本發明涉及芯片封裝，特別是涉及一種高散熱率芯片封裝結構。

背景技術：

1、在半導體制造中，通常需采用cob或flipchip工藝將裸芯片封裝在基板上，對芯片起到安放、固定、密封保護等作用。隨著芯片的小型化和高功率發展，芯片封裝的散熱效率難以滿足功率增長的要求。

2、如申請公布號為cn112151469a、申請公布日為2020.12.29的中國發明專利申請公開了一種散熱封裝結構及其封裝方法、以及電子器件，散熱封裝結構包括基板、芯片、塑封體以及散熱結構，基板具有安裝側；芯片設于安裝側；塑封體設于安裝側且包裹芯片設置；散熱結構設于塑封體且散熱結構與芯片連接，用以對芯片進行散熱。散熱結構包括散熱金屬層以及散熱連接部，散熱金屬層設于塑封體遠離基板的一側；散熱連接部設于塑封體內，且連接散熱金屬層和芯片設置。

3、現有散熱封裝結構在塑封體遠離基板的一側設置開孔，開孔連通芯片遠離基板的一側，在開孔內填充散熱金屬形成散熱連接部。但是，散熱結構僅在芯片與散熱連接部之間構建出散熱路徑，大部分熱量仍集聚在塑封體的內部，無法使芯片產生的熱量高效傳導出去，難以滿足高功率芯片的散熱要求。

技術實現思路

1、本發明要解決的技術問題是：現有封裝結構僅在芯片與散熱連接部之間構建出散熱路徑，大部分熱量仍集聚在塑封體的內部，無法使芯片產生的熱量高效傳導出去，難以滿足高功率芯片的散熱要求。

2、為了解決上述技術問題，本發明提供了一種高散熱率芯片封裝結構的技術方案：

3、高散熱率芯片封裝結構包括硅基板、芯片、塑封層和絕緣導熱膠，所述硅基板的上側開設有容置槽，所述芯片安裝在所述容置槽中，所述塑封層包覆設置在所述硅基板和所述芯片的上側；

4、所述芯片與所述容置槽的內壁及槽底之間形成有傳熱間隔，所述絕緣導熱膠填充于所述傳熱間隔中，且所述絕緣導熱膠分別與所述芯片、所述容置槽的內壁及槽底粘結固定；

5、所述硅基板的下側設有底面焊球，所述芯片的底部設有第一觸點，所述硅基板對應所述容置槽的底部開設有第一硅通孔，且所述第一硅通孔中填充有電連接所述第一觸點和所述底面焊球的第一導體；

6、所述芯片的上部還設有第二觸點，所述第二觸點連接有鍵合金線，所述硅基板對應所述容置槽的外側開設有第二硅通孔，所述第二硅通孔中填充有電連接所述鍵合金線和所述底面焊球的第二導體。

7、進一步的，所述容置槽的槽底還設有多個微凸臺，所述微凸臺與所述第一觸點對應分布，且所述第一硅通孔貫穿于所述微凸臺設置，多個所述微凸臺的上端分別設有與所述芯片相貼合的抵接面。

8、進一步的，所述芯片的底部位于所述第一觸點的外側、所述微凸臺的抵接面分別設置有絕緣沉積層，所述絕緣沉積層對應所述第一觸點、所述絕緣沉積層對應所述第一導體開設有通孔。

9、進一步的，所述第一觸點在所述芯片的底部向下凸出設置形成凸點，所述絕緣沉積層對應所述第一導體的通孔為錐形擴孔，所述第一觸點與所述錐形擴孔插接配合，且所述第一觸點與所述第一導體壓接配合。

10、進一步的，所述微凸臺相對于所述容置槽的槽底的凸出高度h為0.05mm～2mm之間的任意大小，所述芯片的邊緣與所述容置槽的內壁之間的水平間距d為0.1mm～3mm之間的任意大小。

11、進一步的，所述絕緣沉積層為采用化學氣相沉積、原子層沉積、磁控濺射和離子濺射中的任一種工藝制成的氧化物薄膜層或者氮化物薄膜層。

12、進一步的，所述絕緣導熱膠包括硅膠或樹脂基體，以及摻混于所述硅膠或樹脂基體中的導熱粉末，所述導熱粉末為氧化鋁粉末、碳化硅粉末、氮化硅粉末、氮化鋁粉末、氮化硼粉末中的至少一種，且所述導熱粉末的粒度小于0.5μm。

13、進一步的，所述絕緣導熱膠的導熱系數大于25w/m˙k，所述絕緣導熱膠的固化后收縮率為0.5%～1.2%之間的任意大小。

14、進一步的，所述容置槽的深度大于所述芯片的厚度，且所述絕緣導熱膠的上邊緣平齊或高于所述芯片的上表面布置，所述鍵合金線間隔設置在所述絕緣導熱膠的上部。

15、進一步的，所述第二硅通孔的上側固定有焊盤，所述焊盤分別與所述鍵合金線、所述第二導體電連接。

16、本發明的一種高散熱率芯片封裝結構與現有技術相比，其有益效果在于：該高散熱率芯片封裝結構采用了硅基板、芯片、塑封層和絕緣導熱膠的設計形式，芯片安裝在硅基板的容置槽中，塑封層包覆設置在硅基板和芯片的上側，利用塑封層將芯片封裝在硅基板的內部并對芯片起到有效的電氣保護作用，防止外力或水氣而影響芯片的可靠性。

17、由于芯片與容置槽的內壁及槽底之間形成有傳熱間隔，絕緣導熱膠填充于傳熱間隔中，絕緣導熱膠粘結于芯片的底部和容置槽的槽底之間，以及芯片的邊緣與容置槽的內壁之間。絕緣導熱膠既能防止不同觸點間發生短路，更重要的是通過絕緣導熱膠對芯片的底邊及四周邊緣起到了完整的包裹作用，在芯片的底部向下和四周向外形成了五大面積、多方向的傳熱路徑。絕緣導熱膠和硅基板的傳熱性能良好，避免了大部分熱量仍集聚在塑封層的內部，可將芯片的熱量充分且快速地向外散發出去，滿足了高功率芯片的散熱要求。

18、其中，硅基板的下側設有底面焊球，芯片的底部設有第一觸點，硅基板對應容置槽的底部開設有第一硅通孔，第一硅通孔中填充有第一導體并使第一觸點與底面焊球電連接；而且，硅基板對應容置槽的外側開設有第二硅通孔，第二觸點連接有鍵合金線，第二硅通孔中填充有第二導體并使鍵合金線和底面焊球電連接，利用硅通孔技術使芯片與底面焊球形成了貫穿硅基板的導通互連，減小了芯片的互連長度和信號延遲，保證了芯片封裝結構的小型化設計。

19、絕緣沉積層主要對第一觸點的外側以及第一硅通孔的外側進行電絕緣防護，防止不同觸點和導體可能存在漏電的情況，確保了從芯片的第一觸點至第一導體之間形成可靠的電連接關系。利用導熱粉末均勻地摻混于硅膠基體中，既保證了粘結強度和電絕緣性能，又可顯著地提高絕緣導熱膠的導熱性能。而且，導熱粉末的粒度越小彌散度越高，能夠有效減少導熱粉末之間的熱流障礙，從而在絕緣導熱膠的內部形成了導熱網格路徑。

20、需要說明的是，傳統絕緣膠需盡可能降低固化后收縮率，而本方案中絕緣導熱膠的固化后收縮率介于0.5%～1.2%，正是利用了固化后收縮特性使芯片和容置槽的槽底之間產生穩定的拉應力，保證了芯片的第一觸點與第一導體電連接的穩定性。

技術特征：

1.一種高散熱率芯片封裝結構，其特征是，包括硅基板（1）、芯片（2）、塑封層（3）和絕緣導熱膠（4），所述硅基板（1）的上側開設有容置槽（10），所述芯片（2）安裝在所述容置槽（10）中，所述塑封層（3）包覆設置在所述硅基板（1）和所述芯片（2）的上側；

2.根據權利要求1所述的高散熱率芯片封裝結構，其特征是，所述容置槽（10）的槽底還設有多個微凸臺（17），所述微凸臺（17）與所述第一觸點（21）對應分布，且所述第一硅通孔（12）貫穿于所述微凸臺（17）設置，多個所述微凸臺（17）的上端分別設有與所述芯片（2）相貼合的抵接面（18）。

3.根據權利要求2所述的高散熱率芯片封裝結構，其特征是，所述芯片（2）的底部位于所述第一觸點（21）的外側、所述微凸臺（17）的抵接面（18）分別設置有絕緣沉積層，所述絕緣沉積層對應所述第一觸點（21）、所述絕緣沉積層對應所述第一導體（13）開設有通孔（19）。

4.根據權利要求3所述的高散熱率芯片封裝結構，其特征是，所述第一觸點（21）在所述芯片（2）的底部向下凸出設置形成凸點，所述絕緣沉積層對應所述第一導體（13）的通孔（19）為錐形擴孔，所述第一觸點（21）與所述錐形擴孔插接配合，且所述第一觸點（21）與所述第一導體（13）壓接配合。

5.根據權利要求2所述的高散熱率芯片封裝結構，其特征是，所述微凸臺（17）相對于所述容置槽（10）的槽底的凸出高度h為0.05mm～2mm之間的任意大小，所述芯片（2）的邊緣與所述容置槽（10）的內壁之間的水平間距d為0.1mm～3mm之間的任意大小。

6.根據權利要求3所述的高散熱率芯片封裝結構，其特征是，所述絕緣沉積層為采用化學氣相沉積、原子層沉積、磁控濺射和離子濺射中的任一種工藝制成的氧化物薄膜層或者氮化物薄膜層。

7.根據權利要求1所述的高散熱率芯片封裝結構，其特征是，所述絕緣導熱膠（4）包括硅膠或樹脂基體，以及摻混于所述硅膠或樹脂基體中的導熱粉末，所述導熱粉末為氧化鋁粉末、碳化硅粉末、氮化硅粉末、氮化鋁粉末、氮化硼粉末中的至少一種，且所述導熱粉末的粒度小于0.5μm。

8.根據權利要求1所述的高散熱率芯片封裝結構，其特征是，所述絕緣導熱膠（4）的導熱系數大于25w/m˙k，所述絕緣導熱膠（4）的固化后收縮率為0.5%～1.2%之間的任意大小。

9.根據權利要求1所述的高散熱率芯片封裝結構，其特征是，所述容置槽（10）的深度大于所述芯片（2）的厚度，且所述絕緣導熱膠（4）的上邊緣平齊或高于所述芯片（2）的上表面布置，所述鍵合金線（23）間隔設置在所述絕緣導熱膠（4）的上部。

10.根據權利要求1所述的高散熱率芯片封裝結構，其特征是，所述第二硅通孔（14）的上側固定有焊盤（16），所述焊盤（16）分別與所述鍵合金線（23）、所述第二導體（15）電連接。

技術總結
本發明涉及芯片封裝技術領域，公開了一種高散熱率芯片封裝結構，包括硅基板、芯片、塑封層和絕緣導熱膠，硅基板的上側開設有容置槽，芯片安裝在容置槽中，塑封層包覆設置在硅基板和芯片的上側；絕緣導熱膠填充于芯片與容置槽之間的傳熱間隔中，絕緣導熱膠分別與芯片、容置槽的內壁及槽底粘結固定；硅基板的下側設有底面焊球，芯片的底部設有第一觸點，硅基板對應容置槽的底部開設有第一硅通孔；芯片的上部還設有第二觸點，硅基板對應容置槽的外側開設有第二硅通孔，第二硅通孔和第二觸點與焊盤之間連接有鍵合金線。通過絕緣導熱膠對芯片的底邊及四周邊緣起到了完整的包裹作用，在芯片的底部向下和四周向外形成了大面積、多方向的傳熱路徑。

技術研發人員：李更,董雪慧,李婉君,桑成鳳
受保護的技術使用者：江蘇中科智芯集成科技有限公司
技術研發日：
技術公布日：2024/10/21