一種三維堆疊光電芯片封裝結構及制作方法與流程

本發明屬于芯片封裝領域，涉及一種三維堆疊光電芯片封裝結構及制作方法。

背景技術：

1、到2022年，全球互聯網流量預計將達到每月近400eb，對數據中心互連帶寬的需求將繼續以指數級的速度增長。預測到2030年，隨著數據中心能耗的持續增長，全球數據中心的用電量將超過3pwh，甚至可能高達8pwh。為了滿足互聯網流量的需求，數據中心節點帶寬需要達到10tb/s，為了減緩數據中心能耗增長的趨勢，必須想辦法降低系統、器件的功耗。每個封裝的i/o引腳數差不多每6年翻一番，i/o總帶寬3至4年翻一番。

2、光具有信號衰減小、低能耗、高帶寬以及與cmos兼容的性能，這些因素也直接影響到i/o的帶寬和能耗，將硅光技術引入的目的是增加i/o帶寬并最大限度地降低能耗。其中，光集成電路(pic)和電集成電路(eic)如何封裝，非常重要，光與電的不當集成會抵消硅光子的所有潛在優勢。

3、現有的光電集成式半導體封裝結構大多直接將光集成芯片及電集成芯片鍵合于基板上進行2d封裝，通過打線(wire-bonds)或倒置貼合(flip-chip)與基板電連接，理論上該封裝是非常好的，然而實際并非如此。硅光工藝節點相對電芯片工藝而言，比較落后，為單片集成開發的最先進工藝是45nm和32nm制程，與電芯片10nm和以下工藝相比，這些工藝在性能上非常落后，現有的光電集成式封裝結構的性能難以滿足高密度集成封裝需求。

技術實現思路

1、鑒于以上所述現有技術的缺點，本發明的目的在于提供一種三維堆疊光電芯片封裝結構及制作方法，用于解決現有技術中難以將光芯片與電芯片高密度集成封裝的問題。

2、為實現上述目的及其他相關目的，本發明提供一種三維堆疊光電芯片封裝結構的制作方法，包括以下步驟：

3、提供基底，于所述基底上形成第一重新布線層，于所述第一重新布線層上形成導電柱，所述導電柱與所述第一重新布線層電連接；

4、提供光芯片，所述光芯片包括相對設置的第一面和第二面，所述光芯片的第一面設置有光芯片焊點和光信號口，將所述光芯片的第二面鍵合于所述第一重新布線層；

5、于所述第一重新布線層上形成包覆所述導電柱和所述光芯片的封裝層，所述封裝層顯露所述導電柱及所述光芯片焊點；

6、于所述封裝層上形成第二重新布線層，所述第二重新布線層與所述導電柱及所述光芯片焊點電連接；

7、提供電芯片，所述電芯片包括相對設置的第一面和第二面，所述電芯片的第二面設置有電芯片焊點，將所述電芯片的第二面鍵合于所述第二重新布線層，所述電芯片焊點與所述第二重新布線層電連接，其中，在垂直方向的投影上，所述電芯片未覆蓋所述光信號口；

8、于所述第二重新布線層中形成開口，所述開口顯露所述光信號口，并于所述第二重新布線層上形成光學橋接結構，所述光學橋接結構覆蓋所述開口以與所述光信號口相對應。

9、可選地，所述光芯片通過晶片黏結膜鍵合固定于所述第一重新布線層。

10、可選地，所述電芯片通過倒裝芯片鍵合法鍵合于所述第二重新布線層。

11、可選地，于所述第二重新布線層中形成所述開口的方法包括激光打孔法或干法刻蝕法。

12、可選地，于所述第二重新布線層上形成所述光學橋接結構后，還包括去除所述基底的步驟。

13、可選地，所述基底和所述第一重新布線層之間還形成有分離層，其中，基于所述分離層去除所述基底。

14、可選地，所述導電柱包括銅柱。

15、可選地，所述基底包括玻璃基底、金屬基底、半導體基底、聚合物基底或陶瓷基底。

16、本發明還提供一種三維堆疊光電芯片封裝結構，包括：

17、第一重新布線層；

18、導電柱，位于所述第一重新布線層上方與所述第一重新布線層電連接；

19、光芯片，位于所述第一重新布線層上方，所述光芯片遠離所述第一重新布線層的一側設置有光芯片焊點和光信號口；

20、第二重新布線層，位于所述導電柱及所述光芯片上方，所述第二重新布線層與所述導電柱及所述光芯片焊點電連接；

21、封裝層，位于所述第一重新布線層和所述第二重新布線層之間，并包覆所述導電柱及所述光芯片的顯露表面；

22、電芯片，位于所述第二重新布線層上方，所述電芯片與所述第二重新布線層電連接，其中，在垂直方向的投影上，所述電芯片未覆蓋所述光信號口；

23、開口，貫穿所述第二重新布線層顯露所述光信號口；

24、光學橋接結構，位于所述第二重新布線層上方，所述光學橋接結構覆蓋所述開口以與所述光信號口相對應。

25、可選地，所述光芯片與所述第一重新布線層之間設置有晶片黏結膜，所述光芯片通過所述晶片黏結膜鍵合固定于所述第一重新布線層上。

26、如上所述，本發明的三維堆疊光電芯片封裝結構及制作方法中，光芯片和電芯片3d堆疊封裝，能夠有效縮小封裝面積；并且，光芯片和電芯片通過重新布線層及導電柱互連引出，能夠有效的縮短光芯片和電芯片的傳輸路徑，相較于2d光電集成封裝，傳輸路徑能夠縮短20倍，具有低的插入損耗和rc延遲。

技術特征：

1.一種三維堆疊光電芯片封裝結構的制作方法，其特征在于，包括以下步驟：

2.根據權利要求1所述的三維堆疊光電芯片封裝結構的制作方法，其特征在于：所述光芯片通過晶片黏結膜鍵合固定于所述第一重新布線層。

3.根據權利要求1所述的三維堆疊光電芯片封裝結構的制作方法，其特征在于：所述電芯片通過倒裝芯片鍵合法鍵合于所述第二重新布線層。

4.根據權利要求1所述的三維堆疊光電芯片封裝結構的制作方法，其特征在于：于所述第二重新布線層中形成所述開口的方法包括激光打孔法或干法刻蝕法。

5.根據權利要求1所述的三維堆疊光電芯片封裝結構的制作方法，其特征在于：于所述第二重新布線層上形成所述光學橋接結構后，還包括去除所述基底的步驟。

6.根據權利要求5所述的三維堆疊光電芯片封裝結構的制作方法，其特征在于：所述基底和所述第一重新布線層之間還形成有分離層，其中，基于所述分離層去除所述基底。

7.根據權利要求1所述的三維堆疊光電芯片封裝結構的制作方法，其特征在于：所述導電柱包括銅柱。

8.根據權利要求1所述的三維堆疊光電芯片封裝結構的制作方法，其特征在于：所述基底包括玻璃基底、金屬基底、半導體基底、聚合物基底或陶瓷基底。

9.一種三維堆疊光電芯片封裝結構，其特征在于，包括：

10.根據權利要求9所述的三維堆疊光電芯片封裝結構，其特征在于：所述光芯片與所述第一重新布線層之間設置有晶片黏結膜，所述光芯片通過所述晶片黏結膜鍵合固定于所述第一重新布線層上。

技術總結
本發明提供一種三維堆疊光電芯片封裝結構及制作方法，光芯片和電芯片3D堆疊封裝，能夠有效縮小封裝面積；并且，光芯片和電芯片通過重新布線層及導電柱互連引出，能夠有效的縮短光芯片和電芯片的傳輸路徑，相較于2D光電集成封裝，傳輸路徑能夠縮短20倍，具有低的插入損耗和RC延遲。

技術研發人員：陳彥亨,林正忠
受保護的技術使用者：盛合晶微半導體（江陰）有限公司
技術研發日：
技術公布日：2024/12/2