一種高熱載流子可靠性橫向絕緣柵雙極型器件的制作方法

本發明主要涉及高壓功率半導體器件的可靠性領域，具體的說，是一種有效降低熱載流子損傷，改善熱載流子注入特性，提高器件可靠性的一種高熱載流子可靠性的橫向絕緣柵雙極型器件。適用于航天電子設備、衛星通信設備、等離子體顯示設備、電子計算機、通訊系統、汽車工業等厚膜驅動器集成電路。

背景技術：

集成電路的可靠性自從集成電路誕生之日起就是人們關注的焦點問題，其中熱載流子注入(hotcarrierinjection，hci)效應就是一個非常重要的可靠性問題，也是造成諸多電子產品失效的主要原因之一。隨著節能需求的日益增強，高壓功率集成電路產品的可靠性受到越來越多的關注，由于功率集成電路通常工作在高溫、高壓、大電流的條件下，因而它面臨的可靠性風險要比常規集成電路嚴峻的多。隨著微電子工藝線寬的減小，功率器件的熱載流子效應造成的電路失效已成為制約功率集成電路進一步發展的瓶頸，因而與功率器件的hci特性有關的研究也成為研究人員關注的重中之重。

橫向絕緣柵雙極型器件(lateralinsulatedgatebipolartransistor，ligbt)結合mos(metaloxidesemiconductor)的高輸入阻抗以及雙極型器件電導調制的優點，解決了橫向雙擴散金屬氧化物半導體器件(lateraldoublediffusedmetaloxidesemiconductor，ldmos)的擊穿電壓與導通電阻的矛盾，并且與標準cmos工藝兼容良好，加上厚膜絕緣體上硅(silicon-on-insulator，soi)工藝隔離效果好、抗輻射能力強和寄生參數小等優點，因此厚膜soi-ligbt器件受到了功率集成電路的青睞，在高壓功率集成電路中得到了廣泛的應用，成為未來智能功率集成電路的核心元件之一。

鑒于厚膜soi-ligbt器件在開態工作階段體內存在空穴和電子兩股電流，相對于ldmos有更加復雜的載流子和電場分布，所以熱載流子退化問題嚴峻。研究發現，厚膜soi-ligbt器件的最壞hci應力為高柵極電壓應力，最壞應力下的hci退化主要由器件溝道區的界面態產生和熱電子注入主導，即此時的熱載流子損傷主要來自開態工作階段器件高柵極電壓條件下溝道區的損傷，所以降低器件溝道區橫向電場可以有效降低碰撞電離并減小器件的熱載流子退化，提高器件可靠性。為此，我們提出了一種帶有額外p型區的器件結構來屏蔽溝道電場，通過降低溝道區的橫向電場減小器件的熱載流子退化，在不改變版圖面積不增加工藝步驟且不影響器件性能的前提下顯著提高了器件hci可靠性。

技術實現要素：

本發明提供一種高熱載流子可靠性橫向絕緣柵雙極型器件。

本發明采用如下技術方案：

一種高熱載流子可靠性橫向絕緣柵雙極型器件，包括：p型襯底，在p型襯底上設有埋氧，在埋氧上設有n型外延層，在n型外延層的內部設有n型緩沖區和p型體區，在n型緩沖區內設有p型陽區，在p型體區中設有n型陰區和p型體接觸區，在n型外延層的表面設有柵氧化層和場氧化層且柵氧化層的一端和場氧化層的一端相抵，所述柵氧化層的另一端向n型陰區延伸并止于n型陰區的邊界，所述場氧化層的另一端向p型陽區延伸并止于p型陽區的邊界，在所述柵氧化層的表面設有多晶硅柵且多晶硅柵延伸至場氧化層的上表面，在場氧化層、p型體接觸區、n型陰區、多晶硅柵、p型陽區的表面設有鈍化層，在p型陽區表面連接有第一金屬電極，在多晶硅柵的表面連接有第二金屬電極，在n型陰區表面連接有第三金屬電極，在p型體接觸區表面連接有第四金屬電極，在柵氧化層與場氧化層相接的鳥嘴處下方還設有一個額外的p型區。

與現有技術相比，本發明具有如下優點：

(1)、本發明器件在鳥嘴處下方增設了額外p型區12，在器件陽極加高壓的狀態下，該額外p型區12將會耗盡并在該區域提供負的空間電荷，實現類似p型體區的耐壓作用，減輕p型體區18的耐壓負擔，將一部分電場屏蔽在溝道區以外。如圖3、4所示本發明器件溝道區的橫向電場明顯減小而表面電流密度沒有明顯的變化，器件橫向電場降低自然使得器件溝道區碰撞電離率減小，從而降低了器件開態工作階段的hci損傷。圖5、6為本發明器件與傳統器件hci退化比較圖，可見本發明器件與傳統器件的hci退化趨勢完全相同，這說明本發明器件的退化機理與傳統器件相同，但其退化量明顯小于傳統器件。

(2)、本發明器件在鳥嘴處增設額外p型區后，保護了器件的鳥嘴，從而使得陽極高壓條件下鳥嘴處不會因為積累區增加導致的陽極與柵極之間大的縱向電場而被擊穿。故而積累區可以大大增加，如圖7、8所示積累區的增加會使器件的iasat(陽極飽和電流)與vth(閾值電壓)的退化明顯降低。

(3)、本發明器件在可以明顯改善熱載流子特性的同時，并沒有帶來電流能力的減小，如圖9所示，本發明器件與傳統器件具有相同的飽和電流能力，可見雖然額外p型區占用了器件一部分漂移區，但并未影響其電流能力。相反地，如圖9所示，還因為鳥嘴處有了保護使積累區增大后器件線性電流有所增大。

(4)、本發明器件在提高器件可靠性的同時，并不改變器件原來的版圖面積，也不增加額外的工藝步驟，所以不會增加額外的成本，同時本發明器件的制作工藝可以與現有標準cmos工藝完全兼容，易于制備。

附圖說明

圖1為傳統器件沿aa’面的剖面圖(含有鈍化層和金屬層)。

圖2為本發明器件沿bb’面的剖面圖(含有鈍化層和金屬層)。

圖3為本發明器件與傳統器件溝道區橫向電場分布比較圖。

圖4為本發明器件與傳統器件溝道區電流密度分布比較圖。

圖5是本發明器件與傳統器件陽極飽和電流iasat退化結果比較圖。

圖6是本發明器件與傳統器件閾值電壓vth退化結果比較圖。

圖7為不同積累區長度soi-ligbt器件的陽極飽和電流iasat退化圖

圖8為不同積累區長度soi-ligbt器件的閾值電壓vth退化圖

圖9是本發明器件與傳統器件電流能力iasat比較圖。

具體實施方式

下面結合附圖2，對本發明做詳細說明，一種高熱載流子可靠性橫向絕緣柵雙極型器件，包括：p型襯底1，在p型襯底1上設有埋氧化層2，在埋氧化層2上設有n型外延層3，在n型外延層3的內部設有n型緩沖區4和p型體區18，在n型緩沖區4內設有p型陽區5，在p型體區18中設有n型陰區15和p型體接觸區17，在n型外延層3的表面設有柵氧化層13和場氧化層9且柵氧化層13的一端和場氧化層9的一端相抵，所述柵氧化層13的另一端向n型陰區15延伸并止于n型陰區15的邊界，所述場氧化層9的另一端向p型陽區5延伸并止于p型陽區5的邊界，在柵氧化層13的表面設有多晶硅柵10且多晶硅柵10延伸至場氧化層9的表面，在場氧化層9、p型體接觸區17、n型陰區15、多晶硅柵10、p型陽區5的表面設有鈍化層6，在p型陽區5和多晶硅8表面連接有第一金屬電極7，在多晶硅柵10的表面連接有第二金屬電極11，在n型陰區15表面連接有第三金屬電極14，在p型體接觸區17表面接有第四金屬電極16，其特征在于，在柵氧化層13與場氧化層9相接的鳥嘴處下方還設有一個額外的p型區12。

所述額外p型區12長度為3.5～4.5μm，且距離p型體區182～3μm。

所述額外p型區12與p型體區18在同一過程注入，共用一塊掩膜板。

本發明采用如下方法來制備：

首先是soi制作，其中外延層3采用n型摻雜。接下來的是橫向絕緣柵雙極型器件的制作，包括在n型外延層3上通過注入磷離子形成n型緩沖區4，注入硼離子形成p型體區18和額外p型區13，其中額外p型區13與p型體區18在同一過程中注入，共用一塊掩膜板，然后是場氧化層9，接下來是柵氧化層13的生長，之后淀積多晶硅柵10，刻蝕形成柵，再制作重摻雜的p型陽區5、p型體接觸區17，n型陰區15，緊接著淀積二氧化硅，刻蝕電極接觸區后淀積金屬，再刻蝕金屬并引出電極，最后進行鈍化處理。