一種二維類超結LDMOS器件及其制備方法與流程

本發明屬于半導體功率器件技術領域，具體涉及一種二維類超結LDMOS器件及其制備方法。

背景技術：

LDMOS器件為單極型多子器件，具有良好的關斷特性、高的輸入阻抗、易于大規模集成等優點，在許多領域均得以廣泛的應用。在LDMOS優化設計中最主要的目的之一就是在獲得最大擊穿電壓的同時使得導通電阻盡可能小。由于這兩項指標在器件設計中對于漂移區摻雜濃度和長度的參數要求是矛盾的，高的擊穿電壓勢必會帶來高的導通電阻。因此，通過對器件結構、材料等的優化來折衷擊穿電壓和導通電阻的矛盾始終是研究的熱點。目前，國內外學者對此提出了多種新結構，如RESURF LDMOS、SJ LDMOS等。

對于滿足RESURF條件的LDMOS，器件耐壓特性得到了提高，但是其導通電阻與擊穿電壓仍然存在著2.5次方的比例關系，即RonμBV^2.5。因此，高的導通電阻限制了LDMOS器件在高壓領域的應用。

超結技術的應用可以使得漂移區電場均勻分布，得到盡可能高的擊穿電壓，因此可以通過提高柱區的摻雜濃度來獲得低導通電阻。超結技術的引進將導通電阻與擊穿電壓的比例關系降低為1.3次方，進一步實現了這兩者之間的優化折衷，近年來研究較為廣泛。但是超結技術對于工藝的要求較高，P柱區與N柱區交替摻雜相互耗盡，漂移區較厚，并且存在著較為嚴重的襯底輔助耗盡效應。

技術實現要素：

解決的技術問題：本發明的目的為了解決現有超結技術對于工藝的要求較高、P柱區與N柱區交替摻雜相互耗盡、漂移區較厚、襯底輔助耗盡效應的技術問題，提供一種二維類超結LDMOS器件及其制備方法。

技術方案：一種二維類超結LDMOS器件，其元胞結構包括縱向自下而上的硅襯底和半導體有源層；其中，在半導體有源層下部為N型漂移區；位于N型漂移區上、在半導體有源層表面一側設有P-體區，P-體區內設有相鄰的第一重摻雜注入區和第二重摻雜注入區，第一重摻雜注入區和第二重摻雜注入區的共同引出端為源電極；在半導體有源層表面另一側設有第三重摻雜注入區，第三重摻雜注入區的引出端為漏電極；位于N型漂移區上、在P-體區與第三重摻雜注入區之間為P型漂移區；所述P-體區側面設有相鄰的柵氧化層和柵電極，柵電極縱向完全覆蓋P-體區；柵電極與源電極之間和源電極與漏電極之間設有場氧化層。

進一步地，所述硅襯底和第一重摻雜注入區為P型；第二重摻雜注入區和第三重摻雜注入區為N型。

進一步地，所述第三重摻雜注入區縱向延伸至與N型漂移區同等深度。

進一步地，所述P型漂移區為三階摻雜，形成P1區、P2區和P3區，摻雜濃度逐漸降低。

進一步地，所述P型漂移區的摻雜濃度為P1區3e15cm^-3、P2區2e15cm^-3 、P3區5e14cm^-3。

上述二維類超結LDMOS器件的制備方法，包括以下步驟：

第1步，在硅襯底上外延生長N型外延層形成N型漂移區；

第2步，在N型漂移區上離子注入形成P型漂移區；

第3步，利用同一窗口，先進行P阱注入硼，通過退火工藝形成結深，繼續注入砷形成第二重摻雜注入區，兩次注入擴散的結深之差形成P-體區；

第4步，在P-體區中注入形成第一重摻雜注入區，在N型漂移區和P型漂移區右側離子注入形成第三重摻雜注入區；

第5步，在P-體區左側刻蝕槽并形成柵氧化層，引出柵電極；

第6步，在器件表面形成場氧化層，引出電極。

進一步地，第2步中P型漂移區的摻雜濃度為P1區3e15cm^-3、P2區2e15cm^-3 、P3區5e14cm^-3。

有益效果：

1. 較之普通的二維超結LDMOS結構，本發明的二維類超結LDMOS器件采用槽柵設計，同時重摻雜漏極與N漂移區相連，使得器件關斷狀態下P型漂移區和N型漂移區分別為低電位和高電位，利于漂移區的耗盡。

2. 與三維超結LDMOS器件相比，本發明的二維類超結LDMOS器件，超結區由橫向的P柱區和N柱區構成，同時，P柱區采用階梯摻雜，摻雜濃度從源端至漏端逐漸降低，一方面，階梯摻雜的P柱區可以在結界面處引入新的電場峰值，對器件的體電場進行調制，進而提高器件耐壓；另一方面，對P柱區階梯摻雜可以提高N柱區的摻雜濃度，開態時導通電阻被進一步降低。與三維超結LDMOS器件相比，本發明提出的新結構工藝實現更為簡單，生產成本低。

附圖說明

圖1是普通二維類超結LDMOS器件的剖面示意圖；

圖2是本發明所述的一種具有均勻摻雜P柱區二維類超結LDMOS器件的剖面示意圖；

圖3是本發明所述的一種具有階梯摻雜P柱區二維類超結LDMOS器件；

其中，1為硅襯底、2為N型漂移區、3為P-體區、4為柵氧化層4、6為第一重摻雜注入區、7為第二重摻雜注入區、8為第三重摻雜注入區、10為P型漂移區、13為場氧化層、Source為源電極、Drain漏電極、Gate為柵電極。

具體實施方式

下面對本發明的具體實施方式作進一步的詳細描述。

實施例1

圖2是本發明提出的均勻摻雜P柱區二維類超結LDMOS器件結構示意圖，元胞結構包括縱向自下而上的硅襯底1和半導體有源層；在半導體有源層下部為N型漂移區2；位于N型漂移區2上、在半導體有源層表面一側設有P-體區3，P-體區3內設有相鄰的第一重摻雜注入區6和第二重摻雜注入區7，第一重摻雜注入區6和第二重摻雜注入區7的共同引出端為源電極S；在半導體有源層表面另一側設有第三重摻雜注入區8，第三重摻雜注入區8的引出端為漏電極D；位于N型漂移區2上、在P-體區3與第三重摻雜注入區8之間為P型漂移區10；所述P-體3區側面設有相鄰的柵氧化層4，柵氧化層4的引出端為柵電極5，柵電極5縱向完全覆蓋P-體區3；柵電極5與源電極S之間、源電極S與漏電極D之間設有場氧化層13。所述硅襯底1、P-體區3、第一重摻雜注入區6為P型；第二重摻雜注入區7和第三重摻雜注入區8為N型。所述第三重摻雜注入區8的柱區縱向延伸至與N型漂移區2同等深度。

與普通二維類超結LDMOS器件（如圖1所示）相比，本發明的二維類超結LDMOS器件一方面引入槽柵（Trench-Gate）結構，使得P型漂移區與源極P阱區相接，器件關斷狀態下P漂移區為低電位狀態；另一方面，將重摻雜漏極延伸至與漂移區同等深度，與N型漂移區相接，器件在關斷狀態下N漂移區為高電位狀態。如圖2所示，關斷狀態下，P型漂移區與N型漂移區構成的PN結被加上反向電場，更易于電荷耗盡從而起到電壓支撐作用。

上述均勻摻雜P柱區二維類超結LDMOS 器件的制造方法包括以下步驟（如圖2所示，以n型LDMOS為例進行介紹，p型LDMOS只需將各步驟的離子注入類型相反，各部分結構的摻雜類型相反即可）：

第1步，在P型硅襯底1上外延生長一定厚度的N型外延層，作為N型漂移區2；

第2步，在N型外延層上離子注入形成P型漂移區10；

第3步，利用同一窗口，先進行P阱注入硼，通過長時間的退火工藝使雜質向體內擴散，形成一定的結深，然后繼續注入施主雜質砷形成源級接觸7。由于硼比砷擴散快，兩次注入擴散的結深之差就形成了P-體區3；

第4步，在P-體區3中注入重摻雜區P型柱區6，在漂移區右側離子注入形成重摻雜N型注入區8，重摻雜N型注入區8則為該LDMOS器件的漏極；

第5步，在P阱左側刻蝕槽并形成柵氧化層4，引出柵電極5；

第6步，在器件表面形成場氧化層11，引出電極9。

高的擊穿電壓與低的導通電阻對LDMOS器件而言是十分重要的性能指標，為了實現擊穿電壓與導通電阻的良好折衷，調整好各個區域的摻雜濃度與寬度至關重要。

根據本發明所述的二維類超結LDMOS器件的制造方法，第1步中，P型硅襯底的摻雜濃度為4e13cm^-3。

根據本發明所述的二維類超結LDMOS器件的制造方法，第2步中，超結區由橫向的P柱和N柱構成，P柱位于N柱之上，分布在漂移區表面，這樣的構造比可以提高N柱的摻雜濃度，在相同耐壓下降低器件的導通電阻。通過MEDICI仿真得到最優的P柱區與N柱區的深度比為1/1，最優的摻雜濃度為，超結區中P柱區的摻雜濃度為3e15 cm^-3，N柱的摻雜濃度為3e15cm^-3，低于或高于仿真的最優值都會降低器件的擊穿電壓。在相同的摻雜濃度下，隨著漂移區長度的增加，器件的擊穿電壓也會跟著提高。

實施例2

圖3是本發明提出的階梯摻雜P柱區的二維類超結LDMOS器件結構示意圖，所述P型漂移區為三階摻雜，形成P1區、P2區和P3區，摻雜濃度逐漸降低。

將超結區中的P柱區進行階梯摻雜，摻雜濃度從源側到漏測逐漸降低。此P柱區采用的原理和工作機理是：在器件反向耐壓時，根據襯底輔助耗盡效應機理，漂移區會產生從源端至漏端逐漸增加的過剩載流子。本發明通過對P柱區階梯摻雜，可以充分降低多余電荷的產生，通過對P柱區摻雜濃度和寬度的優化設計，可以使得超結中P柱區與N柱區之間的電荷達到平衡狀態，減弱了襯底輔助耗盡效應對器件耐壓的影響。一方面，階梯摻雜的P柱區可以在結界面處引入新的電場峰值，對器件的體電場進行調制，進而提高器件耐壓；另一方面，對P柱區階梯摻雜可以提高N柱區的摻雜濃度，開態時導通電阻被進一步降低。

在均勻摻雜P柱區二維類超結LDMOS器件的基礎上，通過增加兩塊掩膜版將P柱區進行階梯摻雜，摻雜濃度從源端至漏端逐漸降低，呈階梯分布，依次為P1：3e15cm^-3、P2：2e15cm^-3、P3:5e14cm^-3。

與三維超結LDMOS結構相比，本發明所述的器件工藝更為簡單，利于生產制造和降低成本。

上述實施例中的結構、步驟、數值等均為示意，在不違反本發明思想的前提下，本領域的一般技術人員可以進行同等替換，也可以做出若干變形和改進，這些都屬于本發明的保護范圍。