一種新型三維微波多芯片組件結構的制作方法
【專利摘要】本實用新型公開了一種新型三維微波多芯片組件結構，涉及微波微電子封裝領域。自下而上包括底層硅片、MMIC芯片、頂層硅片、ASIC芯片；底層硅片上腐蝕有芯片安裝槽，并在表面電鍍第一金屬層，MMIC芯片通過導電膠層粘結在芯片安裝槽底部，在MMIC芯片的上表面與底層硅片的上表面上依次生長有密封保護層、第二金屬層、第一阻焊層，頂層硅片底部與底層硅片的芯片安裝槽對應位置腐蝕有底部凹槽，底層硅片和頂層硅片對應位置均刻蝕有焊球凸點電極，頂層硅片的第三阻焊層刻蝕有金屬電極，ASIC芯片焊接在頂層硅片的金屬電極上。通過采用硅腔結構和苯并環丁烯二次布線，以圓片級方式完成三維微波多芯片組件的工藝生產，提高了生產效率。
【專利說明】
一種新型三維微波多芯片組件結構
技術領域
[0001 ]本實用新型涉及微波微電子封裝領域。
【背景技術】
[0002] 隨著微波毫米波技術的發展，小型化、集成化和多功能成為射頻微波組件的發展 方向。小型化、集成化的發展主要體現在以下兩個方面：（1)開發多功能芯片，能夠將包括低 噪聲放大器、驅動放大器、混頻器、濾波器、開關、數控衰減器、數控移相器等微波功能單元 集成在一個微波單片集成電路(MMIC)上，來實現系統的小型化，但該方式不能實現不同材 質芯片的功能集成。（2)采用三維系統集成方案，將組件中的大規模集成電路(ASIC)和不同 材質的MMIC等放置在不同層，然后采用垂直互聯的方式實現三維微波多芯片組件。
[0003] 目前的三維微波多芯片組件技術是先將MMIC和ASIC等芯片和其他片式元件高密 度組裝在LTCC多層基板或薄膜多層微波互聯基板上，形成2D多芯片模塊，再采用毛紐扣或 絕緣子等互聯技術，在Z軸方向上將不同功能的多芯片模塊層疊互聯，實現多層垂直互聯結 構，形成三維微波多芯片組件。這種三維微波多芯片組件存在以下劣勢：
[0004] (1)需要對大量毛紐扣進行精確的定位和互聯，給裝配帶來了很大的難度。
[0005] (2)需要裝配到金屬盒體中，采用錫封或激光封焊的方式達到密封效果，這種封帽 方式對焊縫的結構和工藝參數非常敏感，封帽難度大。
[0006] (3)目前的三維微波多芯片組件需要對每個組件個體進行單獨裝配，生產效率低 下，不適合批量化生產。
[0007] (4)目前的三維微波多芯片組件采用金屬隔墻解決高增益放大鏈路和多通道組件 的電磁兼容問題，技術難度大，增加組件體積。 【實用新型內容】
[0008] 本實用新型所要解決的技術問題是提供一種新型三維微波多芯片組件結構，采用 帶凹槽的硅基蓋板和金屬凸點實現微腔結構，能夠對微波芯片進行單獨的電磁屏蔽;采用 硅腔結構和苯并環丁烯二次布線，以圓片級方式完成三維微波多芯片組件的工藝生產，在 解決組件裝配難度和密封問題的基礎上，提高了生產效率。
[0009] 為解決上述技術問題，本實用新型所采取的技術方案是:一種新型三維微波多芯 片組件結構，自下而上包括底層硅片、MMIC芯片、頂層硅片、ASIC芯片;所述底層硅片上腐蝕 有芯片安裝槽，并在表面電鍍第一金屬層，MMIC芯片通過導電膠層粘結在芯片安裝槽底部， 且MMIC芯片的上表面與底層硅片的上表面在同一平面，在MMIC芯片的上表面與底層硅片的 上表面上依次生長有密封保護層、第二金屬層、第一阻焊層，所述頂層硅片底部與底層硅片 的芯片安裝槽對應位置腐蝕有底部凹槽，所述頂層硅片下表面依次生長有第三金屬層、第 二阻焊層;頂層硅片上表面依次生長有第四金屬層、第三阻焊層;所述頂層硅片內刻蝕有連 通第四金屬層和第三金屬層的硅通孔，所述底層硅片和頂層硅片對應位置均刻蝕有焊球凸 點電極，并通過焊料將底層硅片和頂層硅片對應位置的焊球凸點電極焊接連接;所述頂層 硅片的第三阻焊層刻蝕有金屬電極，ASIC芯片焊接在頂層硅片的金屬電極上。
[0010]進一步優化的技術方案為所述芯片安裝槽的腐蝕深度為?οομπι，所述頂層硅片底 部凹槽的腐蝕深度為250μπι。
[0011] 進一步優化的技術方案為所述密封保護層、第一阻焊層、第二阻焊層和第三阻焊 層的材質均為苯并環丁烯或聚酰亞胺。
[0012] 進一步優化的技術方案為所述密封保護層的厚度為20~30μπι，所述第一阻焊層、第 二阻焊層和第三阻焊層的厚度均為5μπι。
[0013] 采用上述技術方案所產生的有益效果在于：本實用新型通過采用硅腔結構和苯 并環丁烯二次布線工藝，以圓片級方式完成三維微波多芯片組件的工藝生產，在解決組件 裝配難度和密封問題的基礎上，提高了生產效率。通過采用帶凹槽的硅基蓋板和金屬凸點 實現微腔結構，能夠對微波芯片進行單獨的電磁屏蔽，解決多芯片組件中高增益鏈路及通 道間的電磁兼容難題。此結構可采用半導體工藝和全自動微組裝工藝進行生產，提高復雜 組件的生產效率和成品率。同時，將控制芯片和微波芯片采用三維堆疊的方式進行集成，提 高系統集成度，降低組件體積。
【附圖說明】
[0014] 圖1是本實用新型整體結構的剖視圖；
[0015]圖2是本實用新型底層娃片上的電路布局不意圖；
[0016]圖3是頂層硅片結構的剖視圖；
[0017] 其中，1底層硅片，2 MMIC芯片，3焊球凸點電極，4頂層硅片，5硅通孔，6 ASIC芯片， 7第一阻焊層，8第二金屬層，9密封保護層，10導電膠層，11第一金屬層，12第三金屬層，13第 二阻焊層，14第四金屬層，15第三阻焊層，16底部凹槽，17金屬電極。
【具體實施方式】
[0018] 下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行 清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的 實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下 所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0019] 如圖1所示，本實用新型公開了一種新型三維微波多芯片組件結構，自下而上包括 底層硅片1、MMIC芯片2、頂層硅片4、ASIC芯片6;所述底層硅片1上腐蝕有芯片安裝槽，并在 表面電鍍第一金屬層11，MMIC芯片2通過導電膠層10粘結在芯片安裝槽底部，且MMIC芯片2 的上表面與底層硅片1的上表面在同一平面，在MMIC芯片2的上表面與底層硅片1的上表面 上依次生長有密封保護層9、第二金屬層8、第一阻焊層7,所述頂層硅片4底部與底層硅片1 的芯片安裝槽對應位置腐蝕有底部凹槽16,所述頂層硅片4下表面依次生長有第三金屬層 12、第二阻焊層13;頂層硅片4上表面依次生長有第四金屬層14、第三阻焊層15;所述頂層硅 片4內刻蝕有連通第四金屬層14和第三金屬層12的硅通孔5,所述底層硅片1和頂層硅片4對 應位置均刻蝕有焊球凸點電極3,并通過焊料將底層硅片1和頂層硅片4對應位置的焊球凸 點電極3焊接連接;所述頂層硅片4的第三阻焊層15刻蝕有金屬電極17，ASIC芯片6焊接在頂 層娃片4的金屬電極17上。
[0020] 進一步優化的實施例為所述芯片安裝槽的腐蝕深度為100μπι，所述頂層硅片4底部 凹槽16的腐蝕深度為250μπι。
[0021] 進一步優化的實施例為所述密封保護層9、第一阻焊層7、第二阻焊層13和第三阻 焊層15的材質均為苯并環丁烯或聚酰亞胺。
[0022]進一步優化的實施例為所述密封保護層9的厚度為20~30μπι，所述第一阻焊層7、第 二阻焊層13和第三阻焊層15的厚度均為5μπι。
[0023] 如圖1所示，本實用新型的結構主要由兩層硅片、苯并環丁烯介質和焊球凸點電極 構成，其中，底層硅片1采用MEMS體硅工藝加工芯片安裝槽，槽深100μπι，為微波毫米波MMIC 芯片2提供支撐;頂層硅片4在微波毫米波芯片2上方對應位置腐蝕底部凹槽，槽深250μπι，同 時加工硅通孔5,表面局部金屬化，通過焊球凸點電極3和苯并環丁烯頂層的金屬化圖形進 行焊接，實現垂直互聯和電磁屏蔽，頂層硅片4上方為BGA封裝或晶圓級封裝的ASIC芯片6。
[0024] 如圖2所示，本實用新型底層硅片上的電路布局示意圖，微波單片集成電路通過導 電膠10粘結到底層硅片1基板上，粘結后微波毫米波單片集成電路上表面和底層硅片1基板 上表面齊平;然后涂覆苯并環丁烯，厚度為20~30μπι，對裸芯片形成密封保護，通過在苯并環 丁烯上刻蝕出通孔，暴露出微波毫米波單片集成電路的I/O端口，通過金屬化形成表面金屬 化層完成二次布線;再涂覆一層苯并環丁烯來實現阻焊，通過刻蝕暴露出焊球凸點的電極。
[0025] 如圖3所示，頂層硅片基蓋板在對應微波毫米波芯片2的上方采用MEMS體硅工藝腐 蝕底部凹槽16,以消除蓋板對底層微波芯片性能的影響；在腐蝕凹槽之后刻蝕TSV通孔，然 后正反面進行金屬化處理，形成金屬化圖形。完成硅基片的加工后，對硅基片正反兩個面分 別進行二次布線處理，其中頂層首先涂覆一層苯并環丁烯或聚酰亞胺，介質厚度為5μπι，然 后通過刻蝕介質層，金屬化后形成二次布線圖形;底層首先涂覆一層苯并環丁烯或聚酰亞 胺，介質厚度為5wii，刻蝕出焊球凸點電極，在焊球凸點電極上進行植球回流，形成焊球凸 點，凸點焊料為PbSn。
[0026] 本實用新型結構的底層硅片為微波芯片的支撐層，頂層硅片為蓋板，頂層蓋板和 PbSn焊球構成微型腔體結構，對微波毫米波芯片形成電磁屏蔽，同時為頂層的控制芯片提 供支撐及和底層硅片的互聯。工序包含MEMS體硅工藝、微組裝工藝和半導體光刻工藝等主 要流程，工藝流程和常規半導體工藝相兼容，采用全自動設備完成晶圓級裝配后進行分片， 完成批量的組件生產。主要工藝流程設計如下：
[0027] 1、底層硅片的制作工藝步驟：
[0029] 2、頂層硅片的制作工藝步驟：
[0031] 3、底層硅片與頂層硅片組裝的制作工藝步驟：
【主權項】
1. 一種新型三維微波多芯片組件結構，其特征在于：自下而上包括底層硅片（1)、MMIC 芯片（2)、頂層硅片(4)、ASIC芯片(6);所述底層硅片（1)上腐蝕有芯片安裝槽，并在表面電 鍍第一金屬層（11)，MMIC芯片（2)通過導電膠層（10)粘結在芯片安裝槽底部，且MMIC芯片 (2)的上表面與底層硅片（1)的上表面在同一平面，在MMIC芯片（2)的上表面與底層硅片（1) 的上表面上依次生長有密封保護層(9)、第二金屬層(8)、第一阻焊層(7)，所述頂層硅片(4) 底部與底層硅片（1)的芯片安裝槽對應位置腐蝕有底部凹槽(16)，所述頂層硅片(4)下表面 依次生長有第三金屬層（12)、第二阻焊層（13);頂層硅片(4)上表面依次生長有第四金屬層 (14)、第三阻焊層（15);所述頂層硅片(4)內刻蝕有連通第四金屬層（14)和第三金屬層（12) 的硅通孔(5)，所述底層硅片（1)和頂層硅片(4)對應位置均刻蝕有焊球凸點電極(3)，并通 過焊料將底層硅片（1)和頂層硅片(4)對應位置的焊球凸點電極(3)焊接連接;所述頂層硅 片(4)的第三阻焊層（15)刻蝕有金屬電極（17)，ASIC芯片(6)焊接在頂層硅片(4)的金屬電 極（17)上。2. 根據權利要求1所述的一種新型三維微波多芯片組件結構，其特征在于:所述芯片安 裝槽的腐蝕深度為100μπι，所述頂層硅片(4)底部凹槽(16)的腐蝕深度為250μπι。3. 根據權利要求1所述的一種新型三維微波多芯片組件結構，其特征在于:所述密封保 護層(9)、第一阻焊層(7)、第二阻焊層（13)和第三阻焊層（15)的材質均為苯并環丁烯或聚 酰亞胺。4. 根據權利要求3所述的一種新型三維微波多芯片組件結構，其特征在于:所述密封保 護層(9)的厚度為20~30μπι，所述第一阻焊層(7)、第二阻焊層（13)和第三阻焊層（15)的厚度 均為5μηι。
【文檔編號】H01L25/16GK205723525SQ201620673060
【公開日】2016年11月23日
【申請日】2016年6月30日
【發明人】趙永志, 王紹東, 王志強
【申請人】中國電子科技集團公司第十三研究所